Verilog для GDSII компилятор (с открытым исходным кодом)

Question

Возможно, этот вопрос немного не относится к StackOverflow, но и компиляторы, и Verilog (который можно рассматривать как язык программирования) связаны с этим проектом.

Где я могу найти компилятор с открытым исходным кодом (или загружаемый и бесплатный для некоммерческого использования) с языка Verilog до формата GDSII или Netlist? Есть много симуляторов Verilog (которые компилируют его в собственный машинный код или в C), много компиляторов Verilog-to-FPGA, но мне нужен компилятор, способный генерировать геометрические структуры транзисторов из Verilog.

Netlist is http://en.wikipedia.org/wiki/Netlist - соединение элементов ИС, таких как транзистор, резистор или даже ячейки (?). Его можно преобразовать в GDSII, но если компилятор работает с «Verilog-> Netlist», мне также нужен бесплатный конвертер «Netlist-> GDS2».

GDSII http://en.wikipedia.org/wiki/GDSII - это формат интегральных микросхем (ИС) VLSI, приемлемый для производителей для изготовления ИС. Для одного человека практически невозможно изготовить его GDSII из кремния, но я думаю, что может быть интересно попытаться собрать небольшие примеры.

Этот компилятор может использовать «полный пользовательский» (он будет рисовать все транзисторы сам) или «основанные на ячейках» проекты (verilog скомпилирован в геометрический набор некоторых библиотечных ячеек).

Конечно, требуемый компилятор может быть университетским проектом, который не может скомпилировать большой проект verilog.

Спасибо.

Answer 1

Это может быть последний вычислительный стек с открытым исходным кодом, который победит. У нас уже есть GNU / Linux, GCC и, возможно, некоторые процессоры с открытым исходным кодом.Но не полный поток дизайна чипа.То, что вы имеете в виду, это то, что известно как место и маршрут (P & R) в жаргоне электронной индустрии дизайна (EDA).Насколько я знаю, в сообществе разработчиков ПО с открытым исходным кодом нет конкурентного потока СБИС, инвестиции, необходимые для разработки комплексного решения для места и маршрута, очень велики, и составляют миллионы долларов, например, такие коммерческие инструменты: Design Compiler, Encounter от Cadence, IC-компилятор из Synopsis среди других.Некоторые из алгоритмов для P & R берут свое начало в академических кругах, вы можете найти код здесь и там, но не полное решение.

Вы можете найти SPICE, симулятор цепей, который литейные и САПР компании используют для создания своих библиотек ячеек http://en.wikipedia.org/wiki/SPICE

Это некоторые ссылки на академические и общедоступные стандартные библиотеки ячеек, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Но я не уверен, могут ли они быть использованы для реального производства.Но, безусловно, это один из первых ингредиентов в инструментальном потоке EDA.

Проф.Эндрю Канг из UCSD, исследователь VLSI в UCSD, хранит список полезного списка программного обеспечения для VLSI, здесь: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html, но некоторые ссылки EDA не работают.Этот список из Беркли также может быть полезен: http://embedded.eecs.berkeley.edu/pubs/downloads/

Если вы или кто-то можете найти какой-либо открытый исходный код P & R, дайте мне знать.Надеюсь это поможет.

Answer 2

Обычно выполняются следующие шаги:

Verilog -> [Компилятор] -> Список соединений уровня шлюза -> [Инструмент размещения и маршрутизации] -> GDSII

Вам потребуется открытьбиблиотека исходных ячеек тоже.Сделайте быстрый межсетевой поиск для этого, и может появиться инструмент места и маршрута.

Answer 3

Ознакомьтесь с проектом FEL Fedora: http://spins.fedoraproject.org/fel/#portfolio

Фактические инструменты для компиляции дизайна ячеек: http://www -asim.lip6.fr / recherche / alliance / doc / design-flow / tools.html # boog (только для VHDL)