Почему вивадо 2017.4 показывает ошибку здесь?

Question

Мой код:

module circuilar_fifo;
localparam B=3,W=2;
input wire clk,reset,wr,rd;
input wire [B-1:0] wr_data;
output wire [B-1:0] rd_data;
output wire full,empty;

Разве это не один из правильных методов объявления входных выходов? Но почему в выпуске веб-пакета Xilinx vivado 2017.4 показано, что

порт rd_data не определен

Почему он отображается так? Где я ошибся? Я мог бы разработать код в

module circular_fifo(
input wire [B-1:0] wr_data;
input wire clk,reset
............
 );

Но что плохого в первом дизайне кода?

Answer 1

В первом стиле заголовок модуля нуждается в списке имен портов, таким образом:

module circular_fifo(clk, reset, wr, rd, rd_data, wr_data, full, empty);