Я пытаюсь вывести внутренние сигналы из симуляции, выполняемой либо modelsim, либо ghdl.Все работает нормально, используя:
Для моделей, добавьте источники VHDL и скомпилируйте все затем:
vsim -novopt work.uut_testbench
vcd file ../uut.vcd;
vcd limit 50000000;
vcd add -r /uut_testbench/uut_core/*;
run 6000
quit -sim
Для GHDL
ghdl -i --ieee=synopsys --warn-no-vital-generic --workdir=work --work=work ./uut*.vhd
ghdl -m --ieee=synopsys --warn-no-vital-generic --workdir=work --work=work uut_testbench
./uut_testbench --stop-time=6000ns --vcd=../uut.vcd
Я вижу сигналы моделирования, ноне все.Сигналы, определенные как
Type InternalState is (Idle,Valid,Stalled);
Signal sState,sPrevState :InternalState;
, исключаются из видеодокумента.Такое поведение характерно для modelsim и ghdl.
Я вижу следующую строку на сгенерированном ghdl vcd
$comment sstate is not handled $end
Modelsim просто тихо пропускает эти сигналы
Есть ли обходной путь?Альтернатива