Как мне написать регулярное выражение, соответствующее экземпляру модуля в файле Verilog?

Question

Я работаю над проектом по упрощению программирования verilog с использованием языка сценариев Perl. Теперь я хочу написать скрипт для сканирования верхнего файла verilog, а затем сгенерировать список иерархии для модуля, который предполагает, что мне нужно извлечь экземпляр модуля утверждение из файла verilog, вот проблема:

Как написать регулярное выражение, соответствующее экземпляру модуля в файле verilog, поскольку нам нужно знать имена подмодулей верхнего файла модуля.

Answer 1

SYNOPSYS из Verilog :: Netlist показывает, как читать в файле Verilog и находить модули по всей иерархии.Хотя вы можете использовать регулярные выражения в некоторых ограниченных случаях, было бы целесообразно использовать этот модуль синтаксического анализа CPAN в долгосрочной перспективе.

Вот пример кода, который я опубликовал на PerlMonks некоторое время назад: verilog perlиспользование (Verilog :: Netlist)

Скрипт vhier , являющийся частью дистрибутива Verilog-Perl , также удобен.