Читая некоторый код Verilog, кажется, есть два способа определения аргументов в объявлении функции:
Метод 1:
function factorial;
input [3:0] operand;
// More code
endfunction
Метод 2:
function factorial(input [3:0] operand);
// More code
endfunction
Есть ли разница между этими двумя? Оба метода одинаково переносимы?