Войти
Запомнить
Регистрация
PullRequest
Лента
Топ
Теги
Новая
Новая
Вопросы с тегом системный-verilog
0
голосов
1
ответ
Использование параметра модуля в назначении Continuos (Systemverilog)
Seek Addo
/
03 августа 2020
verilog
системный-verilog
0
голосов
2
ответов
Минимальная битовая ширина Verilog
tim
/
21 июня 2020
verilog
системный-verilog
2
голосов
2
ответов
В чем разница между этими двумя счетчиками?
vvillp0wer5
/
16 июня 2020
verilog
системный-verilog
hdl
1
голос
2
ответов
Как установить системные часы на 200 МГц?
EladMag
/
28 мая 2020
verilog
системный-verilog
0
голосов
1
ответ
Правильный и синтезируемый стиль автоматов?
EladMag
/
28 мая 2020
verilog
системный-verilog
0
голосов
1
ответ
Округление битов при различных арифметических c операциях в Verilog?
Miguel A. Friginal
/
27 мая 2020
verilog
системный-verilog
0
голосов
1
ответ
Различия в выборе бит в Verilog
Wirlous
/
06 мая 2020
verilog
системный-verilog
0
голосов
1
ответ
Подключение интерфейса Modport к среде Testbench в SystemVerilog
ubaabd
/
05 мая 2020
verilog
системный-verilog
1
голос
1
ответ
количество соединений 0 не соответствует требуемому минимуму 1
Ilans
/
31 марта 2020
подключение
во-время-выполнения-ошибок
моделирование
системный-verilog
увм
0
голосов
1
ответ
Как правильно реализовать задержку в модуле SystemVerilog, который использует конструкцию Always_comb?
Purmort
/
25 марта 2020
логи-c
задержка
моделирование
системный-verilog
Для получения более полной информации посмотрите в
списке вопросов
или в
популярных тегах
.
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...