Войти
Запомнить
Регистрация
PullRequest
Лента
Топ
Теги
Новая
Новая
Вопросы с тегом hdl
1
голос
1
ответ
Как установить сигнал одновременно на время и на часах?
Tommytml
/
06 августа 2020
verilog
hdl
xilinx-ise
0
голосов
1
ответ
Как написать экспоненциальную функцию в Verilog?
sai tarun
/
13 июля 2020
verilog
xilinx
hdl
экспонента
0
голосов
1
ответ
Verilog HDL - Вложенный оператор if внутри блока always posedge
moody-parrot
/
10 июля 2020
verilog
hdl
синтез
0
голосов
1
ответ
VHDL «Объявление не разделяемой переменной здесь запрещено»
Ilton Andrew
/
17 июня 2020
vhdl
hdl
ghdl
2
голосов
2
ответов
В чем разница между этими двумя счетчиками?
vvillp0wer5
/
16 июня 2020
verilog
системный-verilog
hdl
0
голосов
1
ответ
код часового стробирования Verilog работает некорректно
Ansuman Mishra
/
30 мая 2020
verilog
система-verilog
часы
hdl
0
голосов
1
ответ
Мои утверждения выглядят как XXXXXX вместо значения по умолчанию в инструкции case. в Verilog HDL
Samir
/
29 мая 2020
verilog
fpga
hdl
iverilog
0
голосов
0
ответов
VHDL: для сопоставления с технологическим ПЗУ примените атрибут sys_romstyle к этому экземпляру
Lavender
/
26 мая 2020
атрибуты
vhdl
hdl
1
голос
1
ответ
Невозможно скомпилировать модель памяти DDR3 Micron в Modelsim
surabhig
/
25 мая 2020
verilog
fpga
hdl
modelsim
1
голос
1
ответ
BCD сумматор в Verilog (с воротами)
Tolga
/
08 мая 2020
logi-c
verilog
hdl
bcd
1
голос
1
ответ
Мультиплексор в vhdl со структурным дизайном
Landau
/
08 мая 2020
vhdl
оборудование
hdl
xilinx-ise
hardware-design
Для получения более полной информации посмотрите в
списке вопросов
или в
популярных тегах
.
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...