Войти
Запомнить
Регистрация
PullRequest
Лента
Топ
Теги
Новая
Новая
Вопросы с тегом cpu-архитектура
1
голос
1
ответ
Уменьшается ли производительность FPGA после нескольких циклов перепрограммирования?
Alireza Khalilian
/
04 августа 2020
железо
fpga
cpu-архитектура
0
голосов
0
ответов
Как рассчитать серверные вычисления для видеозвонков jitsi
Anil Kumar Panigrahi
/
19 июня 2020
cpu-архитектура
jitsi
jitsi-meet
5
голосов
1
ответ
Блокируют ли инструкции сохранения последующие инструкции при промахе кеша?
Curious
/
17 июня 2020
c++
параллелизм
x86
cpu-архитектура
cpu-cache
0
голосов
0
ответов
Как процессор x86 узнает, когда данные из кэша или DRAM загружены и готовы?
phip1611
/
26 мая 2020
x86
cpu-архитектура
cpu-cache
конвейерная-обработка
микроархитектура
2
голосов
1
ответ
Аппаратный барьер памяти ускоряет видимость операций atomi c в дополнение к предоставлению необходимых гарантий?
Alexander Gutenev
/
04 мая 2020
c++
x86
arm
cpu-архитектура
память-барьеры
0
голосов
0
ответов
Программисты просматривают представление памяти v / s микроархитектору в многопроцессорных системах.
Suraaj K S
/
03 мая 2020
производительность
x86
многопроцессорная
cpu-архитектура
память-модель
1
голос
1
ответ
В чем преимущество многоступенчатой подкачки в x86 над одной страницей?
Jacob Garby
/
01 мая 2020
x86
пейджинг
cpu-архитектура
страница-столы
0
голосов
0
ответов
Используя команду `ps`, что означает столбец`% cpu` при наличии процессора с несколькими ядрами?
Jaime Montoya
/
29 апреля 2020
php
unix
cpu-использование
cpu-архитектура
пс
2
голосов
0
ответов
SIMD-программирование: гибридный подход для структуры структуры данных
Ralf
/
28 апреля 2020
cpu-архитектура
sse
simd
avx
микро-оптимизация
2
голосов
0
ответов
Сравнение длины набора команд PDP 8
Rachel
/
27 апреля 2020
монтаж
cpu-архитектура
машинно-код
набор-инструкций
прп-8
1
голос
1
ответ
Проектирование конвейерного процессора для обработки результатов обоих ветвей
dhruvkapur_17
/
23 апреля 2020
сборка
x86
cpu-архитектура
филиал-прогнозирование
микро-архитектура
0
голосов
1
ответ
Что определяет время цикла процессора
mentalmushroom
/
23 апреля 2020
cpu-архитектура
cpu-циклы
0
голосов
0
ответов
Схема Logi c для чтения процессора из памяти
Jenna Sultes
/
22 апреля 2020
лог-c
компьютерные-науки
cpu-архитектура
0
голосов
1
ответ
Сборка AVR, почему в инструкции LDI могут использоваться только регистры R16 - R31
Minvy
/
21 апреля 2020
монтаж
cpu-архитектура
авр
0
голосов
0
ответов
Блок-схема работы IAS, которая определяет, требуется ли левая инструкция
Damen
/
21 апреля 2020
cpu-архитектура
фон-нейман
иас
0
голосов
0
ответов
В 4-этапном конвейерном процессоре (с извлечением, декодированием, выполнением и обратной записью) достигают ли команды перехода стадии обратной записи?
iYaho Ou
/
16 апреля 2020
процессор
компьютерная-наука
cpu-архитектура
процессор
0
голосов
0
ответов
stati c предсказание ветвления "всегда принимается" в цикле for
Pedram Yazdipoor
/
14 апреля 2020
процессор
трубопровод
cpu-архитектура
филиал-прогнозирование
5
голосов
1
ответ
Как буфер хранилища и буфер заполнения строки взаимодействуют друг с другом?
Daniel Näslund
/
09 апреля 2020
x86
cpu-архитектура
процессор-кэш
микро-архитектура
cpu-мдс
0
голосов
0
ответов
Связанный с Common Bus System (comp archi и org)
Sagar jariwala
/
06 апреля 2020
cpu-архитектура
cpu-регистры
2
голосов
1
ответ
Зачем использовать push / pop вместо sub и mov?
Joshua Wise
/
26 марта 2020
сборка
x86
x86-64
cpu-архитектура
микро-оптимизация
0
голосов
0
ответов
Существует ли независимая от реализации модель, которая описывает, что происходит с битами и байтами в моей памяти, когда я выполняю программу, написанную на C ++?
Quantumwhisp
/
26 марта 2020
c++
памяти
компьютерные-науки
cpu-архитектура
0
голосов
1
ответ
Организация процессора
Sagar jariwala
/
25 марта 2020
компьютерные-науки
cpu-архитектура
cpu-регистры
компьютерные-науки
теория
0
голосов
1
ответ
Почему сбои страниц обычно обрабатываются ОС, а не аппаратными средствами?
akayuki
/
24 марта 2020
операционная-система
пейджинг
cpu-архитектура
виртуальная-память
отказ-страница
1
голос
0
ответов
Конвейерная схема микроархитектуры IO2I
Cory Sebastian
/
22 марта 2020
трубопровод
cpu-архитектура
микро-архитектура
3
голосов
0
ответов
Как найти количество физических ядер ЦП (не логических гиперпотоков SMT) через. NET Core?
Hessi9
/
19 марта 2020
.net
.-net--core
процессор
cpu-архитектура
гиперпотоковый
Страница:
1
2
3
4
5
6
...
9
туда »
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...