Доступ к циклу итерации генерации с локальным параметром SystemVerilog

Question

    localparam [32*3*60-1:0] param_t = 
    {
        32'h1,32'hFFFF_FFFF,32'b1,
        32'h2,32'hFFFF_FFFF,32'b1,
        32'h3,32'hFFFF_FFFF,32'b1,
        32'h4,32'hFFFF_FFFF,32'b1 
    };

genvar i;
generate for(i = 0; i < 60; i = i + 1 ) 
begin : list 
    localparam [((32)*3)-1:0] temp = param_t[i*32+:32]; 
    localparam [(32)-1:0]     Ap   = temp[(32*3)-1:(32*2)]; 
    localparam [(32)-1:0]     Bp   = temp[(32*2)-1:(32)]; 
    localparam [(32)-1:0]     Cp   = temp[(32)-1:0]; 
end

Когда я пытаюсь получить доступ к списку:

wire [31:0] test = list[0].Ap;

Я получаю сообщение об ошибке:

E   CG100   Reference to unknown variable list  RD_TOP_m.v (184)    syntax.log (14) 12:45:33 Thu Dec 06 Synthesis Check

Когда я использовал XST, в этой области не было проблем.Это повторное использование кода Veriog для SystemVerilog.Я хочу поддерживать обратную совместимость.