VHDL непоследовательные контакты

Question

Я новичок в VHDL, поэтому я работаю с существующим кодом.В коде верхнего уровня порты назначаются следующим образом:

.conduit_gpio_set_0   (GPIO_0[31 : 16]).

Моя плата FPGA имеет банк GPIO_0 и банк GPIO_1.Я сделал плату PCB, которая использует 16 контактов, но они не последовательны, как видно на FPGA.Какой синтаксис для назначения 16 пинов, чтобы сказать .... GPIO_0 [32 и 30: 16]?Я пробовал много разных форматов без успеха.

Answer 1

Вы хотите использовать конкатенацию при установке, как это?

.conduit_gpio_set_0({GPIO_0[32], GPIO_0[30:16]}).

Предполагая, что GPIO_0 имеет ширину 33 бита (или шире).