используя `define в условии if-else

Question

У меня verilog определен как ADDR_WIDTH. Я использую его в коде следующим образом

`define ADDR_WIDTH 32

if (`ADDR_WIDTH == 32) begin
//do something
elsif (`ADDR_WIDTH == 64) begin
//do something
else 
//do smthng
end

, но он выдает ошибку. Может ли кто-нибудь помочь здесь.