Время написания на краю часов

Question

Я перезапускаю, чтобы написать код verilog, недавно. Я путаю время синхронизации записи reg с '' 'always @ (posedge clock)' ''.

• Это записать значение на net в reg после posedge?

• Нужно ли записывать значение в регистр перед регистрацией?

Answer 1

В реальном оборудовании значение, которое вы хотите записать в регистр, должно быть стабильным в районе фронта тактового сигнала. То есть сигнал должен быть стабильным (= не изменяется) до фронта тактового сигнала и оставаться таким до окончания тактового фронта.

• Стабильное время перед фронтом часов называется временем установки.
• Стабильное время после фронта часов называется временем удержания.

При моделировании сигнал должен быть стабильным «на границе» такта. Но время «в» теоретически и бесконечно мало.

Как правило: в обычном моделировании убедитесь, что сигнал стабилен до фронта тактового сигнала.