Со стилем объявления порта verilog95 вы можете использовать следующее:
module temp (data_in, data_out, clk);
`include "file.vh"
input [WIDTH:0] data_in;
output reg [WIDTH:0] data_out;
input clk;
...
endmodule
В этом случае вы можете использовать параметры statemens через точку с запятой во включаемом файле.
С v2k- стиль объявления портов, как в вашем примере, вы должны использовать синтаксис объявления #(...)
для объявления параметров перед портами. Вы по-прежнему можете использовать синтаксис `include
в круглых скобках в качестве примера int @ Unn:
module temp #(`include "file.vh") (...);
Требует, чтобы ваши параметры были разделены запятыми.