Как создать список соединений между блоками VHDL?

Question

Я хочу создать список всех сигнальных соединений между блоками VHDL высокого уровня в файле VHDL.

Например, это то, что делает просмотрщик RTL Quartus, но графически.

Я хочу, чтобы мои результаты были текстовыми, а не графическими, и чтобы они выглядели примерно так:

Block A:
input: block_a_instance_name.signal_name <- block_b_instance_name.signal_name
input: block_a_instance_name.signal_name <- block_c_instance_name.signal_name
output: block_a_instance_name.signal_name -> block_d_instance_name.signal_name

BLOCK B:
input: block_b_instance_name.signal_name <- block_b_instance_name.signal_name
input: block_b_instance_name.signal_name <- block_c_instance_name.signal_name

Не обязательно, чтобы это выглядело именно так, но это должно передавать эту общую высокоуровневую связьинформация.

Есть ли способ сделать это с помощью Quartus или других инструментов VHDL?

Answer 1

Этот формат не выглядит непохожим на стандартную карту портов VHDL.Должен быть в состоянии уйти с быстрым сценарием Perl для этого.