Как сравнить две схемы на основе их использования - PullRequest
Новая
       110

Как сравнить две схемы на основе их использования

0 голосов
/ 29 мая 2019

У меня есть несколько аппаратных IP-адресов, которые мне нужно синтезировать. И IP содержит несколько общих параметров, с которыми я могу играть. Каждая комбинация параметров дает мне отчет об использовании после синтеза и реализации.

Так, например, для двух разных конфигураций Design_1 и Design_2, я получаю следующее в Vivado 2018.1. 3-я строка - это соотношение значений Design_2, разделенных на значения Design_1.

Итак, как вы можете видеть в этом простом примере, Design_2 имеет меньше LUT Slice, но немного больше F7 Mux.

Мой вопрос: как сделать вывод о стоимости каждого? Должен ли я предоставлять привилегии LUT или регистрам срезов ... и т.д.? 

+----------+-------------------+-----------------+------------------+----------+-------------------+-------------------+---------------+---------------------+----------------+------+------------+--------------+-------------+------------+----------+---------+------------+---------+---------------------------+-------------------------+-----------------------------+--------+--------+----------+---------+------------+-----------+---------+--------+---------+---------+-----------+----------+-----------+-------------+---------+----------+-----------+---------+
|   Name   |    Slice LUTs     | Slice Registers |     F7 Muxes     | F8 Muxes |       Slice       |   LUT as Logic    | LUT as Memory | LUT Flip Flop Pairs | Block RAM Tile | DSPs | Bonded IOB | Bonded IPADs | PHY_CONTROL | PHASER_REF | OUT_FIFO | IN_FIFO | IDELAYCTRL | IBUFDS  | PHASER_OUT/PHASER_OUT_PHY | PHASER_IN/PHASER_IN_PHY | IDELAYE2/IDELAYE2_FINEDELAY | ILOGIC | OLOGIC | BUFGCTRL |  BUFIO  | MMCME2_ADV | PLLE2_ADV | BUFMRCE | BUFHCE |  BUFR   | BSCANE2 | CAPTUREE2 | DNA_PORT | EFUSE_USR | FRAME_ECCE2 | ICAPE2  | PCIE_2_1 | STARTUPE2 |  XADC   |
+----------+-------------------+-----------------+------------------+----------+-------------------+-------------------+---------------+---------------------+----------------+------+------------+--------------+-------------+------------+----------+---------+------------+---------+---------------------------+-------------------------+-----------------------------+--------+--------+----------+---------+------------+-----------+---------+--------+---------+---------+-----------+----------+-----------+-------------+---------+----------+-----------+---------+
| Design_1 |             34124 |           16913 |             1453 |       91 |             10272 |             31538 |          2586 |                9020 |             37 |   11 |        125 | 0            |           1 |          1 |        4 |       2 |          1 | 0       |                         4 |                       2 |                          16 |     16 |     46 |       10 | 0       |          2 |         2 | 0       |      2 | 0       |       4 | 0         | 0        | 0         | 0           | 0       | 0        | 0         | 0       |
| Design_2 |             34097 |           16913 |             1550 |       91 |             10189 |             31511 |          2586 |                9021 |             37 |   11 |        125 | 0            |           1 |          1 |        4 |       2 |          1 | 0       |                         4 |                       2 |                          16 |     16 |     46 |       10 | 0       |          2 |         2 | 0       |      2 | 0       |       4 | 0         | 0        | 0         | 0           | 0       | 0        | 0         | 0       |
| -------- |                   |                 |                  |          |                   |                   |               |                     |                |      |            |              |             |            |          |         |            |         |                           |                         |                             |        |        |          |         |            |           |         |        |         |         |           |          |           |             |         |          |           |         |
| (2)/(1)  | 0.999208768022506 |               1 | 1.06675843083276 |        1 | 0.991919781931464 | 0.999143889910584 |             1 |    1.00011086474501 |              1 |    1 |          1 | #DIV/0!      |           1 |          1 |        1 |       1 |          1 | #DIV/0! |                         1 |                       1 |                           1 |      1 |      1 |        1 | #DIV/0! |          1 |         1 | #DIV/0! |      1 | #DIV/0! |       1 | #DIV/0!   | #DIV/0!  | #DIV/0!   | #DIV/0!     | #DIV/0! | #DIV/0!  | #DIV/0!   | #DIV/0! |
+----------+-------------------+-----------------+------------------+----------+-------------------+-------------------+---------------+---------------------+----------------+------+------------+--------------+-------------+------------+----------+---------+------------+---------+---------------------------+-------------------------+-----------------------------+--------+--------+----------+---------+------------+-----------+---------+--------+---------+---------+-----------+----------+-----------+-------------+---------+----------+-----------+---------+

1 Ответ

2 голосов
/ 29 мая 2019

Это зависит от ваших потребностей, LUT и F7 Muxes - это разные физические ячейки в вашей FPGA. Так что, даже если вы не используете его, он будет там.

Если у вас есть один ресурс, более важный, чем другой, вы должны попытаться свести к минимуму использование критического ресурса, чтобы упростить место и маршрут.

Если у вас нет ничего критичного, я думаю, что лучше сначала использовать F7 Muxes , потому что LUT LUT более гибки для остальной части вашего дизайна.

...