Мой VHDL-код - постоянно получаю сообщение об ошибке (Формальный порт 'clk, reset, en, op_a' ОТКРЫТ или фактически не связан с ним) и не может выяснить, в чем проблема, код должен сделатьмассив регистров