Итак, я должен реализовать простую функцию F с минимальными затратами с использованием компонентов

У меня небольшие проблемы с моим кодом. Я написал простой код для последовательного считывателя для...

В моем проекте Quartus я создал два файла пакета. Я создаю файл, который хочет использовать оба из...

Когда я пытаюсь смоделировать модуль с помощью редактора сигналов моделирования Quartus prime,...

Я разрабатываю модуль, который принимает несколько каналов и выводит один канал. Каждый канал...

Я пишу на VHDL ( в Quartus II Web Edition [Software v9.1 Service Pack 2] ) для моего проекта, и я...

Я хотел бы использовать плату Altera DE1_soc для последовательной передачи данных с моего ПК на...

Ошибка (13356) цикл должен завершиться в течение 5000 итераций Quartus II

Я пытаюсь реализовать процессор MIPS с одним циклом через Quartus 2 и столкнулся с этими...

Я знаю VHDL, и теперь я пытаюсь сделать немного verilog.У меня есть два файла, один из которых...

Мне нравится, когда файл проекта остается без изменений, если я не приму активное решение добавить...

Я пытаюсь вывести один бит за раз через SPI из известного 2D-массива. logic [7:0] fpga_status_queue...

Я новичок в FPGA, и мне нужна помощь, если это возможно. Я хотел бы реализовать схему...

Есть ли проблемы с использованием версии зашифрованных файлов Quartus, специфичной для Quartus 14.1...

Я работаю на процессоре с одним циклом, используя VHDL. Я пытался устранить ошибки в коде, но в...

У меня есть специальный FSM, который работает просто отлично.но я хочу начать с определенного...

Мне нужно реализовать сторожевой таймер на моей плате Cyclone II FPGA.Я спроектировал систему с...

Я пытаюсь сделать лифт, используя циклы while.но я продолжаю получать ту же ошибку для циклов...

Привет! Я проектирую 32-битный микроконтроллер ISA RISCV, и я организовал ПЗУ в виде массивов по 8...

VHDL позволяет передавать действительные числа (с плавающей запятой) через порты? Для этого кода:...

В настоящее время я работаю над проектом по разработке «игры памяти».В настоящее время у меня 4...

Я пытаюсь написать базовую схему в Verilog, используя Quartus Prime в качестве побочного проекта...

Я вынужден использовать схематический подход для проекта (вместо VHDL). Моя проблема заключается в...

Я использую Linux: parrot 4.18.0-parrot10-amd64 #1 SMP Debian 4.18.10-1parrot10 (2018-10-06) x86_64...

Я пытался сбросить синтезированный список соединений в кварту после завершения сопоставления...