Я запускаю тест (UVM) с большим количеством компонентов. Это тест верхнего уровня, однако я...

Я пытаюсь написать функциональное покрытие для моего дизайна. Я написал необходимые группы покрытия...

Мне было интересно, можно ли прочитать параметры модуля значений в Questasim. Предположим, у вас...

Я пытаюсь создать экземпляр массива параметров, например, module top(); parameter array_size = 10;...

Для ncsim https://community.cadence

Я использую QuestaSim 70.7b;И я не могу изменить высоту сигнала формы сигнала. Я перепробовал много...

У меня есть простой код: module test ( input a, output b ); assign a=0; assign b=0; endmodule Как...

Я получаю предупреждение, которое не понимаю при компиляции VHDL в QuestaSim: (vcom-1514)...

Можно ли использовать иерархические ссылки / внешние имена VHDL-2008 для ссылок на сети Verilog

Привет! Я проектирую 32-битный микроконтроллер ISA RISCV, и я организовал ПЗУ в виде массивов по 8...

У меня есть текстовый файл, представляющий значения АЦП в целочисленном формате из схемы, которая...

Я пытаюсь скомпилировать пакет подпрограмм и получаю эту ошибку: ** Ошибка: C:...

Я пишу Testbench, используя Systemverilog, и я хочу иметь свободу выбора в каждом тесте либо...

Я пытаюсь заставить Questa Sim-64 10.7a открывать файлы .sv в Notepad ++, когда я дважды щелкаю в...

Можно ли сделать полностью скомпилированную и автономную версию модуля RTL, как снимок в терминах...