Я написал код в verilog, который циклически перебирает активные каналы. Идея состоит в том, чтобы...

Вот фрагмент кода с 3 различными операторами всегда, который должен быть синтезируемым. Проблемы со...

Ранее я использовал стандартную библиотеку ячеек TSMC 180nm, и вот ее структура каталогов: В...

Я начал Verilog не так давно и застрял с некоторыми условными утверждениями в моем сумматоре.У меня...

Я читал об инструментах LEC (Cadence Conformal Tool), и в руководстве пользователя говорится, что...

Ниже приведен мой простой код: void MyFunc(float input[10], float output[10]) { #pragma HLS...

Я хочу оценить множитель-накопитель с плавающей указкой половинной точности.Поэтому я решил...

Когда я запускаю Design Compiler для синтеза, я обнаружил предупреждение, что «Design XXXXXX...

У меня есть код RTL. Сначала я синтезировал схему за 10 нс и запустил симуляцию после синтеза....

У меня проблемы с пониманием следующего кода (bimpy.v), который выполняет операцию 2-разрядного...

Я использую Verilog для дизайна и использую целое число, которое переопределяется каждый раз, когда...

Я пытаюсь понять, сколько переворотов этот код произведет при синтезе? У меня есть 2 теста с...

У меня есть два идентичных (с помощью моделирования) процесса триггера в verilog. Первое - это...

Стили кодирования синтеза будут внедряться в будущем? Или стандарт IEEE-1076.6-200X позволяет...

оператор не является синтезируемым, так как он не содержит своего значения в условии NOT...

Что касается Vivado, как можно проверить конструкцию, скажем, общий сценарий умножения матриц.Если...

Я пытаюсь сделать синтез ASIC для процессора Rocket, который написан Chisel.Он автоматически...

вот как выглядит мой код ... (я знаю, что он не компилируется, это просто псевдокод.) signal...

Когда я пытаюсь использовать конструкцию, подобную этой, мой синтез не удался `define defLOMIC 0...

В настоящее время я работаю над дизайном процессора, в котором я хочу сравнить различные...

Я новичок в VHDL и изучаю его сам. На практике я выполняю обработку данных (вычисление средних...

Я пытаюсь синтезировать Rocket-Chip на Vivado. Мне удалось запустить симуляцию на Вивадо и получить...

Допустим, у меня есть некоторая логика, зависящая от трех сигналов a, b и c для назначения...

Хорошо, я проектировал модуль, который пытается зашифровать 128-битное сообщение, используя режим...

Я пытаюсь синтезировать некоторую логику RTL с помощью Design Compiler. Как я знаю, DC использует...