Я хочу иметь два комбинационных процесса, управляющих одним сигналом в проводном или в стиле....
Я пытаюсь выполнить непрерывный перевод в Verilog от некоторых значений серого кода до некоторых...
У меня проблемы с использованием внутреннего генератора для решетки ICE5LP4K.Согласно Приложению к...
Я получаю предупреждение о том, что [Synth 8-3332] Последовательный элемент (\ i_data_1_vect_1_reg...
У меня есть два часа, clk0 и clk1.Я хочу, чтобы счетчик рассчитывал на позицию clk0, но сбрасывал...
Мой вопрос касается первого состояния, используемого в синтезированном автомате. Я работаю с ПЛИС...
Извините заранее, потому что я новичок в Vivado HLS. В моем следующем коде я хочу синтезировать его...
У меня проблема с синтезом моей программы VHDL (конечный автомат);ошибка: [Synth 8-97] индекс...
Используя первый фрагмент кода, я получаю эту ошибку, что куча моих сигналов не выводила пинов.Я...
В основном, что означает этот вывод Synplify: @N: MT206 |Auto Constrain mode is enabled @W: FX1039...
Я пытаюсь использовать встроенные дифференциальные часы для моего кода verilog. Ниже приведены...
Есть ли эффективный способ узнать, является ли данное число кратным 100, используя только побитовые...
У меня возникают проблемы с получением моего кода, который является правильным кодом VHDL (выпуск...
Я использую следующий код, который сгенерирует wav-файл, содержащий тональный сигнал с частотой 440...
Можно ли заставить Python генерировать простой звук, похожий на синусоидальную волну? Есть ли...
Как предоставить разрешения на чтение / запись во внутреннее хранилище моего приложения для...
Я начинаю писать мягкий синтезатор со своеобразной характеристикой: у осцилляторов будет ручка...
Есть ли возможность генерировать звуки в C #? Я имею в виду не просто звуковой сигнал или открытие...
На основании прочитанного я разработал алгоритм синтеза FM-звука.Я не уверен, правильно ли я это...
Привет, я программирую Java на Windows и очень плохо знаком с работой с MIDI-интерфейсами. Мне...
Предположим, у меня есть такой код множителя, module multiply( output [63:0] result, input [31:0] a...
Я работаю над математически смоделированным фортепианным синтезатором.Прямо сейчас я использую...
Существует два популярных способа кодирования конечного автомата в VHDL: один процесс или два...
Это вопрос, выпущенный Verilog.Я работаю с XILINX ISE в качестве среды разработки. Я пытаюсь...
Мне нравится запускать Tcl-Script в Synplify.В зависимости от версии Synplify, он должен делать...