Привет. Все, что я хочу генерировать два сигнала или сигнала (скажем, сигнал mode-1 и mode-2) через...

Я пишу лучший тестовый стенд на VHDL, и в какой-то момент в проекте у меня есть несколько модулей...

Я пытаюсь сделать 2: 1 (8-битную ширину) мультиплексора в VHDL.Вот что у меня есть: library IEEE;...

Я пытаюсь подключить выходной целочисленный порт модуля VHDL к сигналу.И этот сигнал подключит...

Это мой код: -- Insert library and use clauses LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE

Я пишу VHDL-код с очень длинным и сложным конечным автоматом и типами записей. У меня есть две...

Я хочу сгенерировать случайное число с помощьюiform ().Максимальное значение должно быть равно...

Я пытаюсь узнать, является ли количество «1» в std_logic_vector нечетным или четным числом.Для...

У меня есть пользовательская инструкция NIOS2, написанная на VHDL, для связи с моими самодельными...

Я синтезировал дизайн и, видимо, он слишком большой для компиляции или чего-то еще.Он отлично...

Я пытаюсь принять этот сигнал: сигнал Fx3_bridge: std_logic_vector (1 downto 0); К этому выходному...

Мне нужно использовать цикл for в процедуре, чтобы повлиять на все биты сигнала, иначе код был бы...

Я хочу правильно деактивировать компоненты в своем дизайне FPGA и попробовать его либо с включенным...

Как AFDX общается с внешним миром. Т.е. шина AFDX и оконечная система. Как это можно реализовать в...

Пожалуйста, посмотрите на этот пример кода простого конечного автомата: entity Top is Port ( Clock...

Я работаю над драйвером Ethernet для платы Digilent Nexys4 (Artix7 FPGA).Я написал компонент VHDL...

Суммированный вопрос внизу. Я анализирую и изучаю существующий код VHDL. В этом коде port reset_i...

У меня есть несколько вопросов, связанных с этой проблемой: Поэтому мне нужно реализовать это в...

Я работаю над проектом, использующим VHDL, и столкнулся с проблемой во время одного из моих...

Я пытаюсь определить, когда нажимается кнопка на клавиатуре PS / 2 с VHDL. Проблема заключается в...

Я хочу создать приложение статического анализатора для файлов .vhdl. Но я не знаю с чего начать....

После успешной компиляции и моделирования с использованием Modelsim из кода ниже, который...

Я пытаюсь реализовать шину I2C, которая связывается с АЦП.Я написал (еще не законченный) конечный...

Мне нужно реализовать 2 или более независимых устройства на ПЛИС (Altera Cyclone III).Например: два...

Я пытаюсь преобразовать некоторый код Verilog в VHDL. У меня есть трудности, чтобы правильно...