Привет. Все, что я хочу генерировать два сигнала или сигнала (скажем, сигнал mode-1 и mode-2) через...
Я использую скрипт xtclsh для управления синтезом изображения FPGA с помощью цепочки инструментов...
Я использую Xilinx в Windows 10 и пытаюсь смоделировать testbench, но не могу этого сделать
Мне было любопытно, кому-нибудь повезло собрать всю библиотеку Xilinx ISE unisims для симулятора...
Недавно я разработал свой собственный (очень базовый) процессор RISC, и у меня есть стартовый...
Недавно у меня начались проблемы с ISE.ISE теперь отказывается генерировать поток битов для моего...
У меня проблема с заданием, и я не могу ее решить.В этой части кода: KS1 <= regA when...
Я хочу реализовать протокол с открытым коллектором.Когда я пытаюсь установить для порта типа inout...
В Xilinx ISE (используя язык VHDL) я определил эти сигналы: signal counter : integer range 0 to...
Я написал простой код счетчика в verilog (xilix 14.2).Код работает правильно в isim, но я не могу...
Мы разрабатываем систему с пользовательским процессором, Microblaze и некоторыми периферийными...
Мне нужно инициализировать массивы в сгенерированных экземплярах через блок генерации в Verilog.Я...
Мне нужно настроить некоторые выходы в VIO, используя Tcl.В Vivado я могу сделать это, просто введя...
Пожалуйста, помогите мне понять, когда порты могут использоваться в качестве сигналов в VHDL. Я...
Раньше мои проекты ISE были XC6SLX150T, но мне пришлось изменить его на XC6SLX150. Поэтому я...
У меня есть Xilinx Spartan6 и следующий код VHDL: library ieee; use ieee.std_logic_1164.all; use...
Я установил Xilinx 14.7, но не могу открыть его диспетчер конфигурации даже после нескольких...
В настоящее время я делаю проект, связанный с протоколом связи между двумя ПЛИС. Когда я читаю...
Сейчас я делаю проект, связанный с MGT (Multi-Gigabit Transceiver) GTP. Поскольку я новичок в языке...
Я получаю эту ошибку в своем коде, я думаю, что эта ошибка возникает, когда мы пытаемся присвоить...