Я пытаюсь построить модуль для передачи данных.Во-первых, у меня есть BROM, сгенерированный из генератора блочной памяти в Vivado 2015.4 с использованием файла .coe.Затем мне удается считывать 1 бит за такт, как вход другого модуля.Вот проблема, у меня есть 80-битный заголовок, который мне нужно передать первым, после этого он будет передавать данные из BROM.И это повторяется для K битов данных.Итак, я думал об использовании буфера FIFO.Помните, что это синхронная система, когда я сначала передаю данные заголовка, данные коэффициента все еще передаются в то же время, поэтому я сначала использую буфер FIFO для хранения этих данных.После 80 циклов, что означает, что после передачи заголовка я начинаю считывать данные коэффициента из буфера и одновременно записывать новые данные в буфер.Но затем после K циклов, что означает, что мне нужно сначала передать 80-битный заголовок, следующие данные коэффициентов все еще находятся в буфере, и я перезапишу данные в 80 следующих циклах.Есть ли какие-либо предложения по поводу алгоритма порядка передачи данных.Большое спасибо.Это циклический код, поэтому вывод 1 бит.