Редактировать ..... Если я создаю тип A, где ... type A is array (0 to arr_d1_len - 1) of...

Мне нужно нажать несколько кнопок и затем отпустить их, чтобы перейти в следующее состояние (если...

Я понимаю, что изменения в сигнале внутри процесса будут иметь место в конце процесса.Мне нужен...

У меня много точек данных, которые необходимо преобразовать в двоичный формат.Например: if clk_cntr...

Есть ли проблемы с использованием версии зашифрованных файлов Quartus, специфичной для Quartus 14.1...

Я работаю на процессоре с одним циклом, используя VHDL. Я пытался устранить ошибки в коде, но в...

У меня есть специальный FSM, который работает просто отлично.но я хочу начать с определенного...

Я хотел бы использовать после в функции, потому что я хочу не менять сигнал Puerta_A1 сразу, но...

Недавно я скачал [Symphony eda sonata IDE] (http://symphonyeda.com) для linux ubuntu. После...

Я пытаюсь найти минимальное значение «массива», который включает 19 значений с VHDL.19 значений...

Я пытаюсь сделать лифт, используя циклы while.но я продолжаю получать ту же ошибку для циклов...

У меня есть следующее описание HDL, которое успешно компилируется в Quartus, но выдает ошибку в...

мой код написан для получения 4 бит данных, упаковки их в 32 бита и отправки их на процессор...

Я получаю эту ошибку при попытке реализовать D-триггер и имитировать его: VRFC 10-718] формальный...

Я пытаюсь написать код vhdl для инициализации LCD16x2 с wavehare, используя VHDL, я запустил файл...

Я пишу код VHDL для моделирования мультиплексора 8x1, где каждый вход имеет 32-битную ширину.Итак,...

Я пытаюсь сгенерировать память для FPGA, но у меня возникают некоторые вопросы, связанные с тем,...

Я пытаюсь запустить FSM и Adder в VHDL, чтобы он действовал как торговый автомат, но я получаю...

я получаю следующую ошибку в ModelSim при выполнении преобразования типа Неоднозначный тип в...

Я написал код для D-триггера с 8 входами и 8 выходами.Я хочу проверить, сколько времени требуется...

У меня есть вызов функции для упрощения преобразования сигнала, который в противном случае...

VHDL позволяет передавать действительные числа (с плавающей запятой) через порты? Для этого кода:...

Я хочу преобразовать 16-разрядный std_logic_vector в целое число, чтобы использовать его в процессе...

Я изучаю VHDL, и со вчерашнего дня я боролся с этим простым примером ниже. Запись сущности в VHDL...

У меня есть несколько проблем с довольно простым конечным автоматом, который я сделал.Независимо от...