Я получил код, в котором кодер как-то написал: a <= a + 1 Где a равно std_logic_vector (15...
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity struture_test is Port (...
Здравствуйте, я пытался написать код VHDL для этой схемы.Счетчик должен начать отсчет, когда...
Я хочу разделить число на 512, означающее, что мне нужно сместить его на 9. Например, в моем коде я...
Я создал битовый поток для четырехбитного полного сумматора, используя параллельные операторы....
Мне нужно сгенерировать случайное целое число от 0 до 1023 в VHDL, однако я не смог найти хороший...
Я новичок в VHDL и пытаюсь создать код, который даст мне точное значение случайной частоты между...
Я пытаюсь реализовать контроллер светофора.Там будет 3 дороги, и на каждой дороге будет установлен...
Я немного новичок в VHDL и стараюсь учиться на примерах.Короче говоря, я начал с нескольких...
Я хочу создать синусоидальную волну из массива вещественных чисел. Вот массив с 12 выборками...
У меня есть два объекта на тестовом стенде systemverilog.Один из них предоставляет несколько...
Можно ли создавать связанные списки в VHDL? (например, прочитать файл в нулевое время и загрузить в...
В настоящее время я делаю конвертер из базы 12 в базу 6. Число в базе 12 имеет двоичное кодирование...
Я ищу хороший способ назначения std_ (u) логических_векторов без добавления нулей вручную, как в...
Я хочу быстро протестировать что-то, не проходя долгий процесс создания тестового стенда. Есть ли...
Я не знаю, почему я получаю эту ошибку (Ошибка (10482): ошибка VHDL в SWSelectorVHDL.vhd (11):...
Я работаю на плате de2-115i. Я хочу перенести данные (изображение) из комплекта на компьютер. Как...
В чем преимущество использования testbench вместо файла ".do" в ModelSim? Файл .do позволяет мне...
Можно ли сгенерировать тактовую частоту 1000 МГц из 100 МГц в VHDL? Я хочу создать счетчик 1 нс, и...
Я разрабатываю процессор в VHDL. Я использую ModelSim для моделирования и тестирования. В скрипте...
Есть похожий вопрос здесь , на который был дан ответ Да, rising_edge()/falling_edge() следует...
В своей домашней работе я должен положить таблицу истинности и получить из нее схему. Мой код ниже:...
Я новичок в VHDL и изучаю его сам. На практике я выполняю обработку данных (вычисление средних...
Я создал этот код VHDL, и тестирование его с помощью файла VWF кажется работоспособным. Но конечный...
Напишите модуль VHDL для параллельного правого сдвига параллельного входа регистр рисунка...