Я пытаюсь установить драйвер для DE5-NET FPGA. Я использую Intel FPGA SDK для OpenCL 16.0 в Ubuntu...

Я только что купил новую плату Cyclone V от Terasic (Atlas-SoC) и планировал создать голое...

Я новичок в разработке драйверов для Linux.Я сталкиваюсь с проблемой невозможности получить IRQ при...

Я хотел бы использовать плату Altera DE1_soc для последовательной передачи данных с моего ПК на...

Мне нравится, когда файл проекта остается без изменений, если я не приму активное решение добавить...

Я ищу USB Host Control для подключения USB-клавиатуры и игрового контроллера PS для управления...

Я работаю на процессоре с одним циклом, используя VHDL. Я пытался устранить ошибки в коде, но в...

Здесь здесь написано В AHDL операторы умножения выполняют операции умножения и деления...

Можем ли мы выполнить преобразование Фурье изображения с помощью IP-ядра ALTERA.Это ядро...

Я делаю часы с переменной частотой на AHDL.Алгоритм таков: один счетчик (триггер) считает от 0 до x...

Я купил дешевую доску с Altera Cyclone II у ebay и хочу начать экспериментировать. Я создал простую...

У меня есть схема стробирования тактовых импульсов, позволяющая установить несколько тактовых...

Я использую poky для создания BSP для моей платы DE0-Nano-SoC.я получил следующую ошибку.Пожалуйста...

У меня уже есть скомпилированная сборка FPGA в моей рабочей области.Когда я открываю его в Quartus...

Я пытаюсь смоделировать программный IP-адрес LVDS на MAX10 FPGA с помощью modelsim-altera , он...

Я хочу начать писать код приложения для "DMA Altera IP DMA-сбора данных", который передает данные...

У меня возникли проблемы с устранением ошибки «тип идентификатора не соответствует его...

Ошибка: Error (10533): VHDL Wait Statement error at DE0.vhd(276): Wait Statement must contain...

Это вопрос об Альтера Квартус. Предположим, у меня есть файл PDF с несколькими объектами. У каждой...

Это полный код library ieee; use ieee.std_logic_1164.all; entity move_key_detector is PORT( clk :...

Итак, я разрабатываю ALU для архитектуры MIPS и пытаюсь сделать сдвиг влево и вправо, чтобы ALU мог...

ОСНОВНЫЕ РЕДАКТИРОВАТЬ: Проблема была решена после прочтения комментария Уилла Дина. Оригинальный...

Я пытаюсь уменьшить количество логических элементов в моем VHDL-коде.Я использую Quartus II для...

Мне нужно решить проблему с внешним входом в CPLD, поместив его через буфер с тремя состояниями.Я...

Это должно быть самой распространенной проблемой среди людей, плохо знакомых с VHDL, но я не вижу,...