У меня есть несколько VHDL-файлов, которые я могу скомпилировать с ghdl в Debian. Одни и те же...
У меня проблема с этим кодом Systemverilog. Я новичок в этом языке и очень сложен найти...
Я хочу протестировать все возможные комбинации входов в модуль Verilog.Я был в состоянии...
Мне нужно использовать рациональные числа в моем коде Verilog. Я искал любой ресурс, но я не мог...
У меня простой вопрос о том, как записать блок always в модуль Verilog. Если у меня есть следующие...
Я хочу создать глобальную константу, которая будет видна всем модулям.Я пробовал разные способы...
Мне нужно повысить (2x) мои данные, используя Verilog.Я думаю использовать три порта для ввода и...
a = #5 b; #5 a = b; Есть ли разница между двумя утверждениями?
У меня возникли проблемы с пониманием концепции временных сигналов в Simulink (Xilink Library). Я...
Я работаю на симуляторе высокого уровня, написанном на C ++ для некоторого оборудования,...
Я использую модулятор DQPSK и демодулятор.Я хотел бы рассчитать exp (1j * Phase) в Simulink. Как я...
Я плохо разбираюсь в verilog, мне интересно, есть ли возможный способ сравнения ниже переменных....
В чем разница между: if (dataoutput[7:0] == 8'bx) begin и if (dataoutput[7:0] === 8'bx)...
Вы можете сказать, в чем смысл этого всегда @ * Есть ли какие-либо возможные побочные эффекты после...
Я пытаюсь прочитать текстовый файл в Matlab и преобразовать его в биты. Затем я хочу получить...
module DoorControl( clk, data, open,addressOftheMemory, outp ); localparam Size_ofTheWord = 32;...
Вместо использования module ... ( .. ) ; #15 endmodule Я хочу использовать module ... ( ... ) ; //...
Как, например, наилучшим образом использовать ретайминг и / или c-slow, чтобы максимально...
Я довольно новичок в Verilog, но у меня есть массив из 16 элементов (каждый элемент имеет длину 16...
У меня есть основная ошибка компилятора, которую я не могу выяснить. Код: module (input [127:0] in1...
Я пытаюсь преобразовать двоичный формат IEEE двоичного формата в целое число. Я использую следующий...
Может кто-нибудь сказать мне, как рассчитать лог-значение параметра в файле design ? Я сталкиваюсь...
Что я делаю Я начал играть с Xilinx ISE Design Suite и писал простые арифметические логические...
мой код для блока разработки и тестового стенда компилируется, однако, когда я симулирую, я не...
Мне нужно объявить регистр внутри оператора генерирования для хранения некоторых временных значений...