сколько «звуковых входов» высокой четкости (128K 44kH) можно сделать через обычную ПЛИС (Xilinx...
VHDL-код Прежде всего, извините за перенаправление, но так проще.Я строю цифровые часы, но, как...
Я хочу смоделировать микропроцессор, разработанный с использованием VHDL в ModelSim. Я хотел знать,...
У меня есть интересный вопрос об утверждении PSL. Вот процесс мониторинга VHDL. Это процесс,...
Есть ли способ импортировать код с уже запрограммированной платы ПЛИС, в данном случае это плата...
Я просто изучаю некоторый VHDL-код и для инициализации константы он говорит следующее: constant...
Мы знаем, что выход ПЛИС является цифровым, но можем ли мы генерировать чистый аналоговый...
Кто-нибудь знает хорошую среду для программирования VHDL и его моделирования (не важно, Xilinx или...
У меня есть сигнал, и этот сигнал является битовым вектором (Z).Длина битового вектора зависит от...
Какой инструмент управления конфигурацией лучше всего подходит для конструкций ПЛИС, в частности...
Я думаю о реализации 16-битного процессора в VHDL.Упрощенный процессор.ADD, MULS, NEG, BitShift,...
Какова функциональность функции "or_reduce" в VHDL?
У меня есть pex_pkg.vhd, и я хочу использовать эту библиотеку для создания сумматора с плавающей...
Как я могу сделать деление на 2 в двоичной цифре со знаком (избыточное двоичное представление)?...
Недавно я пытался реализовать модульный экспонент. Я пишу код на VHDL, но я ищу совет более...
Эй, у меня почти нет опыта работы с Xilinx. У меня есть групповой проект для курса Digital Logic,...
В (обычном) программном обеспечении я работал в компаниях, где опция gcc -Wall используется для...
Так что это больше общий вопрос. Кажется, я продолжаю работать над большими и большими проектами....
При программировании на VHDL можете ли вы использовать переменную в регистре? Эта переменная будет...
Используя VHDL, я хочу иметь несколько регистров, которые хранят 16 бит в каждом.Итак, я обнаружил,...
Мне сказали использовать оператор «когда» для создания мультиплексора, но не использовать оператор...
Возникла проблема, связанная с внедрением байта загрузки в канал данных с одним циклом без...
У меня есть VHDL дизайн, который нужно адаптировать к различным вариантам. Было бы неплохо иметь...
Справочное руководство по языку IEEE vhdl определило только ограниченный набор стандартных пакетов....
Я планирую разработать язык аппаратного моделирования, такой как VHDL, для моего проекта на...