У меня есть этот код VHDL library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL;...

LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_1164_unsigned.all; ENTITY alu IS PORT...

В Руководстве дизайнера по VHDL в главе 6.2 приведен объект и тело архитектуры для преобразования...

Что значит сделать отрицание битового вектора в VHDL? Например, если у меня есть 10100111, который...

У меня возникает следующая проблема при доступе к массивам в VHDL: Скажем, у меня есть массив не...

У меня есть следующая простая процедура добавления двух чисел: procedure add_elements ( x : in...

У меня есть вопрос, касающийся надежности логического вывода блока памяти Xilinx ISE. У меня не...

Возможно ли добавить условные присвоения к сигналу из блока 'with select'. например. with state...

Я недавно обновился до Modelsim 10, и когда я перекомпилировал весь свой код, скомпилировали только...

Внезапно я понял, что в Mac OS X нет ни Altera Quartus, ни Xilins ISE, ни ModelSim. Что люди...

Я хочу создать декодер адресов, который будет достаточно гибким для меня, чтобы использовать его...

Я установил ghdl в Ubuntu 10.10 (используя apt-get из репозитория) и использовал пример hello_world...

В windows я знаю, что исполняемый файл не создается командой "ghdl -e что-то";в линуксе он создан.Я...

Я использую VHDL через ModelSim. Каждая ошибка и предупреждение имеет свой собственный код ошибки...

У меня есть две вложенные процедуры, где «основная» процедура использует «subproc» для накопления...

У меня есть компонент с около 30 некоторыми входами, и у меня есть вектор с таким же количеством. Я...

Я начал с курса VHDL для начинающих несколько дней назад. У меня есть код (ниже), и я пытаюсь...

Я синтезировал небольшое устройство для проверки логического вывода блока. Я получил сообщение от...

У меня есть очень простой vhdl testbench, который должен работать.Все мои компоненты имеют сигнал...

Я кодировал алгоритм в VHDL, но у меня есть это сообщение, которое я не понимаю, "у sra / sla не...

Кто-нибудь здесь расширял софткор LEON3 с кастомным hw? Я ищу простой пример, как добавить...

Приведенный ниже код реализует ЦАП Delta-sigma в Verilog из заметки приложения Xilinx, и я хочу...

Мне нужно прочитать маленькое изображение (формат tif) с ПК в комплект FPGA (ALTERA DE2-70) для...

Я помню, как читал некоторое время назад, что асинхронный или синхронный сброс более эффективно...

Я читал различные вопросы здесь, поскольку я изучаю VHDL и всегда стремлюсь к улучшению.Однако этот...