Вопросы с тегом vhdl - PullRequest

Вопросы с тегом vhdl

3 голосов
2 ответов

Я должен написать серию тестовых наборов для простой модели процессора, написанной на VHDL.Что мне...

mp. / 04 декабря 2010
2 голосов
2 ответов

Существует ли реализация TAP (Test Anything Protocol) для VHDL? Было бы неплохо, потому что тогда я...

Brian Carlton / 03 декабря 2010
1 голос
3 ответов

Я хочу установить тактовый сигнал 27 МГц в ModelSim .Я обычно устанавливаю часы, щелкая правой...

Nissan911 / 01 декабря 2010
0 голосов
1 ответ

Как переменная отображается в средстве просмотра RTL в Quartus.Я открываю средство просмотра RTL, и...

infinitloop / 01 декабря 2010
1 голос
2 ответов

Мне нужно спроектировать некоторые цифровые схемы, но это убивает меня, рисуя их вручную.Я искал...

ilcredo / 19 ноября 2010
0 голосов
2 ответов

Я пытаюсь повторно использовать списки соединений в других проектах, но безуспешно. У меня есть...

name / 15 ноября 2010
0 голосов
3 ответов

Я занимаюсь разработкой универсального арифметического оператора сдвига. Есть ли лучший способ...

name / 13 ноября 2010
0 голосов
3 ответов

Я пытаюсь добавить '1' к STD_LOGIC_VECTOR N-длины в VHDL Это первый раз, когда я использую VHDL,...

Yotam / 13 ноября 2010
2 голосов
3 ответов

У меня есть FIFO, интерфейс которого выглядит примерно так: entity fifo is port ( CLK : IN...

Richard29 / 05 ноября 2010
1 голос
1 ответ

Я хочу создать список всех сигнальных соединений между блоками VHDL высокого уровня в файле VHDL....

Bobbb / 03 ноября 2010
1 голос
1 ответ

Я пытаюсь написать модуль VHDL, но у меня возникли некоторые проблемы с вводом, вот мой код:...

makyol / 03 ноября 2010
1 голос
2 ответов

Я пытаюсь написать модуль VHDL, но у меня проблема с оператором if.Скорее всего, это глупая ошибка,...

makyol / 02 ноября 2010
1 голос
3 ответов

У меня очень простая машина состояний, которая устанавливает некоторые управляющие сигналы для...

Richard29 / 01 ноября 2010
18 голосов
4 ответов

Мне нужен простой модуль, который добавляет два std_logic_vectors.Однако при использовании...

Mike21 / 28 октября 2010
0 голосов
2 ответов

Я пытаюсь объединить несколько 1-битных ALU в 4-битный ALU.Я не понимаю, как на самом деле сделать...

Logan / 26 октября 2010
3 голосов
2 ответов

У меня очень простая операторская проблема в VHDL. Я пытаюсь сравнить некоторые входные данные с...

Martin / 26 октября 2010
3 голосов
6 ответов

Предположим, у меня есть следующее определение типа, которое опирается на константы для указания...

distributed / 21 октября 2010
3 голосов
1 ответ

Добрый день, Я работаю над ПЛИС Stratix III, которая содержит блок памяти M9K, содержимое которого...

Thomas / 19 октября 2010
3 голосов
3 ответов

Я определил свое состояние следующим образом: type state_type is (s0, s1, s2, s3); signal state :...

Robert / 15 октября 2010
3 голосов
3 ответов

У меня очень простой FSM, который должен управлять некоторыми выходными сигналами внешнего ОЗУ....

Robert / 13 октября 2010
0 голосов
2 ответов

Я хочу описать сущность, которая может нормально функционировать или быть переведена в тестовый...

detly / 17 сентября 2010
19 голосов
2 ответов

Внутри процесса у меня есть что-то вроде этого: CASE res IS WHEN "00" => Y <= A;...

jay / 14 сентября 2010
18 голосов
7 ответов

LLVM очень модульный и позволяет довольно легко определять новые бэкэнды. Однако большая часть...

aneccodeal / 08 сентября 2010
3 голосов
1 ответ

Я прохожу университетский курс по изучению цифрового дизайна с использованием VHDL, а на днях читал...

gablin / 06 сентября 2010
7 голосов
2 ответов

Я чесал голову с первого класса VHDL и решил опубликовать свой вопрос здесь. Учитывая, что у меня...

Guilherme Vieira / 04 сентября 2010
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...