Это тестовый стенд, и у меня есть эти сигналы: signal DATA_INPUT :std_logic_vector(0 to 31); signal...

Я новичок в Modelsim. У меня есть простой тестовый стенд, и я могу скомпилировать файлы без ошибок...

У меня есть простой код: module test ( input a, output b ); assign a=0; assign b=0; endmodule Как...

Я хочу иметь возможность передавать информацию из System Verilog testbench в программу на c ++...

Я хочу реализовать Y = (~ A & ~ B & C) | (A & ~ B & ~ C) | (~ A & B & ~ C) в ModelSim 10,7b. Вот...

Обычно, когда я набираю команду в modelsim, если в команде есть звездочка *, в ней перечисляются...

Я пытаюсь построить кодировщик статического приоритета, например, 0011101010 ------> 0010000000...

Я новичок в ModelSim и Verilog modelsim не заботится о моем объявлении имени, и каждое имя для...

Есть ли способ заставить modelsim выдавать ошибку вместо предупреждения, если экземпляр компонента...

Я пытаюсь создать простой 32-битный ALU с флагом переполнения, а затем вывести на экран входные...

Я использую ModelSim для симуляции 4-битного вычитателя, и я пытаюсь применить волновую константу к...

Я разрабатываю модуль, который принимает несколько каналов и выводит один канал. Каждый канал...

Я новичок в моделяхim и Verilog. Я разработал DFF (модуль D-триггера) и испытательный стенд для его...

Я пытался запустить код VHDL, но эта ошибка (vcom-11) продолжает появляться. vcom -работа...

Я использую Modelsim 10.4a для имитации моего verilog-кода (с использованием тестового стенда),...

Я столкнулся с ошибкой с моим VHDL-кодом.Я использую программное обеспечение ModelSim для него. Я...

Я знаю VHDL, и теперь я пытаюсь сделать немного verilog.У меня есть два файла, один из которых...

У меня есть VHDL-код с INs, OUTs и внутренними константами SIGNAL, такими как счетчики, которые я...

У меня есть отдельные испытательные стенды для каждого из подмодулей моего проекта.Там тоже есть...

Я создаю тестовый стенд для объекта высшего уровня. Он использует несколько компонентов, включая 2x...

У меня есть специальный FSM, который работает просто отлично.но я хочу начать с определенного...

Я все еще новичок в SystemVerilog и пытаюсь привести несколько примеров.Один пример использует...

Я пишу код VHDL для моделирования мультиплексора 8x1, где каждый вход имеет 32-битную ширину.Итак,...

я получаю следующую ошибку в ModelSim при выполнении преобразования типа Неоднозначный тип в...

Я изучаю VHDL, и со вчерашнего дня я боролся с этим простым примером ниже. Запись сущности в VHDL...