Я использовал coregen для разработки ядра делителя. Вот шаги, которые я пытался использовать этот...

У меня есть VHDL дизайн, который нужно адаптировать к различным вариантам. Было бы неплохо иметь...

Справочное руководство по языку IEEE vhdl определило только ограниченный набор стандартных пакетов....

У меня есть приложение, написанное на C для ядра Xilinx Microblaze . Тем не менее,...

Я пытаюсь запустить пример кода для сервера tftp.Я не получаю жалоб при синтезе моего оборудования...

Мне нужен триггер, который реагирует на края двух разных сигналов. Примерно так:...

У меня есть простая программа verilog, которая увеличивает 32-битный счетчик, преобразует число в...

Моя компания пытается создать печатную плату с устаревшим процессором Xilinx (XC3042A), который...

У меня есть Avnet ADS-XLX-V4FX-EVL12-G (оценочная плата Virtex4) с OLED дисплей. Я использовал...