Я - ньюс-нуб, пытаюсь расшифровать, как строится дерево устройств, из файла определения...

В моем проекте данные записываются в BRAM (сгенерированный с помощью IP-генератора Block Ram) с...

Можно ли сгенерировать тактовую частоту 1000 МГц из 100 МГц в VHDL? Я хочу создать счетчик 1 нс, и...

Я моделирую мультиплексор x74_151 на Xilinx, но когда я устанавливаю значение «0» и тактовую...

Я пытаюсь разобраться с простым проектом Microblaze и следую учебнику , которую я нашел очень...

Я только что прошил файл .bit на флэш-память spi моей платы Nexys4 DDR (Artix7). Битовый файл...

У меня есть симуляция, в которой используется проверочный IP-адрес Xilinx AXI.Тест компилируется и...

Я написал приведенный ниже код для простого умножения 2 n-битных чисел (здесь n = 16).Он...

Я хочу прочитать данные с KC705 на ПК (через Python) без использования Tera или замазки / без...

У меня есть код в hls, и я применяю FIR, за которым следует поиск пиков.Я использую shift_register...

У меня есть среда тестирования, которую мне нужно портировать на Xilinx Vivado. Какие аналоги...

Ну, мой вопрос: как я могу добавить библиотеку lwip в инструмент Xilinx SDK, чтобы использовать ее...

Я новичок в Verilog, также в FPGA, и в настоящее время я работаю над проектом.Я выполняю блоки...

Этот код является автоматом, являющимся машиной Мура. У Алиссы П. Хакер есть улитка, которая ползет...

Я создаю простой дизайн VHDL для Xilinx FPGA.Я пытаюсь создать тестовый стенд для него.Когда я...

Редактор директив Vivado HLS предоставляет различные опции для директивы «Ресурс».Можно ли поручить...

Для аппаратной реализации я пытаюсь прочитать непрерывные данные DestinationBuffer в Hercules,...

Я искал на форумах и не нашел решения своей проблемы, из-за этого я пишу здесь ... Я использовал...

Мне нужно настроить некоторые выходы в VIO, используя Tcl.В Vivado я могу сделать это, просто введя...

Я делаю симуляцию с помощью Xilinx Blockset, и мне нужно использовать указанный массив, который...

Я собрал приложение Xilinx SDK Hello World (для RPU Cortex-R5) с использованием IAR, но теперь я...

У меня есть часы 80 МГц, сгенерированные из часов Vivado PLL.Я пытаюсь сгенерировать часы с...

Я новичок в Verilog и использую Vivado, чтобы попытаться написать тестовую среду для некоторого...

Я столкнулся с небольшой проблемой с портами в Verilog.Чтобы протестировать мой модуль, я создал...

Я пытаюсь скопировать файл, используя подстановочный знак, и он неправильно интерпретируется. set...