Я пытаюсь создать конечный автомат, который обнаружит старший или младший бит и отправит его в...

У меня есть некоторые проблемы с моими кодами verilog.Ошибка, как описано в заголовке.Я не знаю...

Как влияет настройка режима вытягивания на вывод, обозначенный как выход в синтезе? Действует ли...

Я пытаюсь переместить нашу большую сборку FPGA в среду CI Jenkins, но сборка зависает в конце...

Я пытался синтезировать код VHDL, который идеально имитирует в Active HDL, но я получаю следующую...

Мне нужно привязать драйвер к моей записи в дереве устройств. Для этого мне нужно установить...

Я, к сожалению, новичок в VHDL, но не новичок в разработке программного обеспечения.Какова...

Мой промежуточный проект курса Computer_system_architecture - проектирование 16-битного процессора

Я пытаюсь отобразить текст в пикселях для экрана VGA. Мой дизайн включает в себя много текста, и...

У меня есть код, и я не знаю, где его скомпилировать.Я получаю сообщения Нет такого файла или...

Я работаю над делителем частоты с возможностью выбора частоты, и я не могу заставить это работать....

Я работаю над исследовательским проектом, который требует от меня захвата памяти с нестандартного...

Рассмотрим схему, в которой PS (Zynq ARM A9) подключен к нескольким периферийным устройствам, где...

Я ищу совет по поводу не идеальной ситуации. Я унаследовал проект, в котором возникла проблема с...

Я пытаюсь отладить набор исходных файлов с возможностью UART и PS / 2, используя Memory Mapped...

У меня есть входной сигнал ШИМ с произвольной частотой и рабочим циклом, и я должен ограничить...

У меня есть проект C ++ в моем Xilinx SDK, который зависит от цели. Он включает в себя некоторый...

Я работаю на базе FPGA, основанной в основном на Altera / Intel.Intel предоставляет OpenCL SDK,...

Я пытаюсь написать компонент (mem_interface), который принимает 8-битные входные векторы для адреса...

Я пытаюсь сделать 4-битный полный сумматор в verilog, однако кажется, что fulladder не может быть...

pblazeIDE больше не доступен для загрузки см. Соответствующее обсуждение https://forums.xilinx

У меня есть блочный дизайн с Zynq и Microblaze на плате Xilinx Zed. Я хочу, чтобы микроблэйз мог...

Я пытаюсь настроить дизайн на плате Zed с Zynq PS (arm0 / arm1, Linux) и Microblaze в PL (голый...

Я работаю над модулем декодера на основе кодов BCH.Проект должен быть реализован на ПЛИС Virtex-7.У...

Я программирую плату Xilinx Basys 3 в поведенческом VHDL.Я освещаю отдельные сегменты 4х...