library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity ripplecarry4bit is port( a,b: in std_logic_vector...

Я пытаюсь запрограммировать мою цифровую ПЛИС через командную строку vivado. После открытия...

В настоящее время я пытаюсь изменить конфигурацию ядра (перезаписать конфигурации слоя xilinx-linux...

Я использую оценочный комплект Xilinx Zynq UltraScale + MPSoC ZCU102.Я хочу запустить программу C...

Я пытаюсь создать двухуровневый мультиплексор, который содержит два широких мультиплексора.Каждый...

Как напечатать целочисленное значение со знаком, хранящееся в 8-битном регистре, объявленном как...

Код, вызывающий проблемы, выглядит как обычная операция xnor, как показано ниже: S(1) <= L(16)...

Мне было интересно, можно ли сгенерировать код VHDL из схемы в xilinx. Я знаю, что обратное...

Привет, я новичок в Linux и FPGA Xilinx, но я пытаюсь прыгнуть прямо обеими ногами. Я пытаюсь...

В настоящее время я пытаюсь создать экранный буфер в VHDL (для устройства, которое отправляет...

Я не уверен, является ли это правильным веб-сайтом обмена стеками, чтобы разместить это, но если...

Я новичок в ПЛИС, и мне было интересно, есть ли какой-нибудь источник доступных проектов для...

У меня есть макросы xilinx для uart (.edn файлы), и я не знаю, как использовать в activehdl когда я...

Я написал этот код внутри M Blcok (один из блоков Xilinx в Simulink): function z= discorr(x,y)...

У меня проблемы с пониманием того, как я могу предотвратить создание защелок в проекте Verilog. Я...

Я использую FPGA Virtex 5 и хочу иметь несколько контактов ввода / вывода +5/0 для связи с...

Я начинаю работать с Synopsl Synplify.Импортируйте мой проект Xilinx ISE (полностью работает)....

Я пытаюсь применить краевой фильтр к изображению, используя блоки Xilinx, Я использовал буфер 5x5,...

Я работаю в Xilinx Platform Studio, и я хочу, чтобы модуль VHDL вывел некоторые значения, а затем я...

Есть ли способ ускорить процесс сборки Xilinx ISE?У меня есть несколько Verilog HDL файлов в моем...

Привет, ребята. У меня есть следующий VHDL, который не выполняет то, что предполагается в...

Я программирую набор команд 8051 в VHDL в Xilinx.После написания логики и генерации сводного отчета...

Так что я, возможно, сделал что-то ОЧЕНЬ глупое Я согласился на проект, в котором Roomba...

Есть ли способ сказать ISE, чтобы синтезировать мой код VHDL / Verilog в комбинационные схемы,...

Можно ли определить что-то вроде метода экземпляра в стиле ООП для записи в VHDL, которая будет...