Я пытаюсь использовать Scheme для реализации алгоритма LCS, но есть ошибка. (определить X (список #...

Вот два похожих блока ограничений, один из которых записан с использованием десятичной записи, а...

Я пытаюсь смоделировать следующий код для асинхронного оперативной памяти в Verilog.Но dout...

Код синтезирован правильно, но когда я пытаюсь смоделировать его, только lda изменяется с 0 на 1....

У меня есть вложенный список: lists =[['a','b','c'], ['a'...

Я хочу создать счетчик, который может начать отсчет с заданного сигнала.И как только он подсчитает...

У меня есть модуль Verilog с входом и выходом револьвера module Foo #( parameter DATA_BITS = 32,...

В некоторых задачах НЛП у меня есть вложенный список строк: [['Start',...

У меня есть два часа, clk0 и clk1.Я хочу, чтобы счетчик рассчитывал на позицию clk0, но сбрасывал...

always @ (posedge clk) begin if (x) begin count <= count + 1'b1; end end always @ (posedge...

Я написал коды для модуля генератора шаблонов и модуля проверки ошибок в Verilog.Модуль генератора...

Я пытаюсь реализовать игру на угадывание на плате ALTERA DE2, используя Verilog HDL.Игрок 1...

В Verilog / VHDL, скажем, у меня есть 4-битный счетчик и флаг, который должен быть установлен,...

У меня быстрый вопрос: Есть ли разница между этими двумя и (O1, input1, input2); всегда (O1 или...

У меня есть этот список mylist = list(structure(c(1L, 2L, 4L, 6L, 7L, 8L, 11L, 13L, 14L, 16L), env...

Я работаю с функцией MATLAB, которая использует числа в двоичной базе. Для этого он использует...

Как создать фиксированный многомерный массив в Specman / e, используя переменные ? А затем получить...

Я только начинаю изучать Verilog самостоятельно после прохождения курса по VHDL.У меня проблемы с...

Я пытаюсь смоделировать простой процессор MIPS, используя код поведения в Verilog. Я закончил...

Я заметил, что Verilog округляет мои действительные числа в целочисленные результаты.Например,...

Вот мой код: module MIPS_Processor(); reg [7:0] mem [0:4095]; // 4K memory cells that are 8 bits...

Я пытаюсь создать многоступенчатый компаратор в verilog, и я не могу понять, как увеличить...

Здравствуйте, мне было интересно, как в действительности работает объявление сигналов в VHDL

Я пытаюсь создать простой 8-битный комплемент 2.Вот мой код: twos_complement_of_8bits.v //`include...

Я использую systemC с Visual C ++ 2008. Я написал простую программу hello world. Однако я получаю...