У меня есть VHDL конечный автомат.Я создал внутренний TYPE сродни TYPE t_SM_Main IS (s_Idle,...

Я ищу алгоритм, который решает проблему LCS для двух строк со следующими условиями: Каждая строка...

Я сейчас изучаю язык VHDL, и у меня есть некоторые проблемы с пониманием части кода в моем курсе.Я...

Вместо использования $ readmemh для чтения различных больших файлов / помещения данных в 16-битные...

Я пытаюсь решить проблему ДНК, которая является более улучшенной (?) Версией проблемы LCS.В задаче...

Мне нужно отправить сигнал с помощью доски, которая включает в себя Zynq. Я создал пользовательское...

Я написал одноцилиндровый ЦП в Chisel3, который реализует большинство инструкций RV32I (кроме CSR,...

Когда я читаю из Chisel wiki , можно объявить несколько тактовых доменов в одном модуле. Но если...

Я новичок в ModelSim и Verilog modelsim не заботится о моем объявлении имени, и каждое имя для...

Создайте счетчик 1-12 со следующими входами и выходами: Сброс Синхронный сброс активного высокого...

Как видно из заголовка, у меня есть задача найти самую длинную повторяющуюся последовательность в...

Я знаю, что блок всегда будет срабатывать при изменении любого из элементов в своем списке...

Я использую CocoTB для тестирования моего дизайна HDL, но, как я понимаю, его можно использовать с...

Когда я пытаюсь смоделировать модуль с помощью редактора сигналов моделирования Quartus prime,...

Я пытаюсь скомпилировать этот код, используя GHDL, и получаю ошибку: вместо 'not' ожидается '=>'.Я...

Я прочитал несколько книг по Алгоритмам, где сказано, что метод грубой силы Самая длинная общая...

В настоящее время я работаю над проектом класса для создания торгового автомата FSM с...

Для тех, кто не знает проблемы: Учитывая две последовательности, найдите длину самой длинной...

Я изучаю Python, выполняя упражнения, а затем «нажимая» в разных направлениях, например,...

Код печатает самую длинную общую подпоследовательность.Я сделал это с памяткой.Но ответ неверный

Я делаю вводный проект Verilog для класса.В моем коде я использую несколько датчиков (Sensor_1,...

В настоящее время я занимаюсь разработкой части RS-232 / UART моего процессора и решил разработать...

Я реализовал действительные / готовые сигналы рукопожатия в Verilog.Я просто хотел знать,...

Я изучаю дизайн процессора и основы Verilog HDL.У меня есть процессор, работающий в tkgate на...

Я понял, что комплимент 2 в одном утверждении verilog (как видно из '' ниже) дает неправильный...