Я бесполезно пытался справиться с постоянным предупреждением, которое я получаю со следующим...

Я пытаюсь понять, как работает следующий код, но изо всех сил пытаюсь собрать его в своей голове....

Я пытаюсь написать функцию, которая принимает аргумент, который является дескриптором объекта const

Я пытаюсь запустить некоторый код с веб-сайта chipverify в Modelsim, и он не работает - и я понятия...

Я пытаюсь запустить некоторый код с веб-сайта chipverify в Modelsim, и мой вывод отличается от...

Синтаксис был верным, я перепутал два цикла, не выдавая ничего правильного, когда ожидал...

Я хотел бы проверить DUT, который по сути является FSM, благодаря средствам тестирования...

использование опорных параметров не может быть использовано внутри fork join any / none в системном...

Я хочу создать двумерный массив постоянных значений в виде синтезируемого кода Verilog. Это для...

Я собираюсь протестировать сложный модуль, который имеет интерфейсы axi4-stream и apb в качестве...

У меня есть абстрактный класс с четырьмя дочерними классами. В Modelsim (SE 10.5b) я хочу добавить...

Я пытаюсь использовать параметризованный класс внутри другого класса, который я должен...

Я создаю конечный автомат с неявным путем к данным и получаю три ошибки, которые мне не удалось...

У меня есть дизайн, который требует паузы в трафике данных, чтобы войти в режим низкого...

У меня есть много (порт) к одному (экспорт) ситуация с моими агентами и табло. Я сомневаюсь, как я...

У меня есть класс SystemVerilog, который инкапсулирует класс C ++, используя chandle и DPI. Я хочу...

Я пытаюсь изучить методы сокращения массива в системном verilog.Написал ниже модуль: module main;...

У меня есть несколько «уникальных» модулей, которые имеют общие поля.Я хотел бы создать модуль,...

допустим, у меня есть такой код: for (int i=o;i<5;i++) begin automatic int j=i; fork thread(i);...

есть ли способ добавить утверждение для примитива SystemVerilog или только в модуле (ячейке),...

Я пытаюсь изучить UVM в SystemVerilog.Я понимаю саму идеологию UVM, но мне трудно написать рабочий...

IEEE Std 1800 ™ -2012, раздел 4.9.5, гласит: «Обработка коммутатора должна учитывать все устройства...

Я пытаюсь работать с функциональным покрытием в первый раз, поэтому я создал файл mem_cov.sv, в...

Я хочу написать покрытие перехода на перечисление.Одна из частей этого перехода - очередь...

У меня есть простой модуль: module always_comb_error_ex ( input logic a, b, output logic y, z ); //...