Привет! Я проектирую 32-битный микроконтроллер ISA RISCV, и я организовал ПЗУ в виде массивов по 8...
Этот код используется для включения светодиода, если переключатель включен.Это верхний модуль....
Я столкнулся с некоторыми внутренними проблемами при использовании интерфейсов systemverilog, когда...
Кто-нибудь знает об этих 2 функциях?Должен ли вывод 'F'.atohex () быть 0x16 или 0x46...
be_nl_i и xbc_i являются интерфейсными модулями.Пример кода A со списком имен экземпляров...
У меня есть система, у которой есть некоторые тайм-ауты, которые имеют порядок секунд, для целей...
Можно ли исключить некоторые точки покрытия из определенной группы на основе параметра? covergroup...
Verilog 2K поддерживает компиляцию модулей с различной реализацией с использованием средства...
В SystemVerilog, законно ли создавать экземпляр модуля и передавать '1 в качестве значения в списке...
Я использую макросы файлового ввода-вывода для SV, и я хочу распечатать номер проанализированной...
У меня есть система с конфигурационным файлом, который читается в тестовой среде.Файл конфигурации...
Скажем, у меня есть enum, который содержит список допустимых команд или кодов операций.Есть ли...
почему именно концепция программного модуля вошла в картину? Я прочитал в одной книге, что это,...
Я использую System Verilog. Мой файл дизайна верхнего уровня имеет 1-битный вывод bsOut. Я также...
почему эта ошибка? Я не понимаю, START, A и B объявлены в списке чувствительности .. Код...
У меня есть этот код: integer [31:0]R; integer [15:0]R_f1; integer [15:0]R_f2; assign R_f1 =...
Я отлаживал загадочную ошибку в моем коде системного журнала в течение нескольких недель.Мой...
Я пытаюсь написать пятую точку записи для записи. module M; bit stop; bit clk; initial while (
Если я не ошибаюсь, после того, как пакет был проанализирован, его видимость становится глобальной...
Хотелось бы понять влияние на производительность функции "ovm_is_match".Где я могу увидеть...
foreach(a.b[i]) begin foreach(a.b[i][j]) begin foreach (a.b[i][j].c[k]) begin d = a.b[i][j].c[k];...
Я смоделировал следующий пример: shortint j; byte unsigned data_bytes[]; j =...
Как подключить входную логику от интерфейса к контакту на верхнем уровне?Ниже приведен базовый...
Я пытаюсь использовать системный решатель ограничений verilog для решения следующей постановки...
Как обрабатываются условия в объявлении нелегального_бина?Или они вообще действительны вообще?Мне...