Вопросы с тегом vhdl - PullRequest

Вопросы с тегом vhdl

0 голосов
1 ответ

У меня проблема с заданием, и я не могу ее решить.В этой части кода: KS1 <= regA when...

Destroyer / 13 февраля 2019
0 голосов
2 ответов

Я пытаюсь настроить проблему для конечных автоматов в лаборатории и продолжаю получать сообщения об...

Michael Bradford / 13 февраля 2019
0 голосов
2 ответов

Я только что установил плагин Sigasi Studio Eclipse (версия: Eclipse IDE 2018-12).Когда я пытаюсь...

michele_ub / 12 февраля 2019
0 голосов
2 ответов

Если у меня есть массив, как определено ниже ... type A_type is array (0 to 9) of integer; signal...

dyslexicgruffalo / 12 февраля 2019
0 голосов
0 ответов

У меня есть дизайн, в котором есть вход (от 5 до 0) и вывод одного бита.Я хочу, чтобы на выходе...

JaeWon Kim / 12 февраля 2019
0 голосов
0 ответов

Я вижу странное поведение, когда одни и те же операторы выполняются в последовательном процессе, а...

Dennis Kubes / 10 февраля 2019
0 голосов
1 ответ

Я новичок в VHDL.Я пытаюсь понять, как использовать различные компоненты .vhd файлы для построения...

user3822607 / 10 февраля 2019
0 голосов
1 ответ

Я знаю, что на разных форумах в Интернете много тем, я понимаю разницу между atan и atan2 и как...

gruberth96 / 09 февраля 2019
0 голосов
1 ответ

У меня есть VHDL-код с INs, OUTs и внутренними константами SIGNAL, такими как счетчики, которые я...

Tyler314 / 09 февраля 2019
0 голосов
1 ответ

Моя цель - подсчитать количество последовательностей "01" в массиве iaI.Я попробовал следующий код,...

Daniel / 08 февраля 2019
0 голосов
1 ответ

edit: я только что переустановил решетчатый алмаз и обновления, Active-hdl был установлен...

user169808 / 07 февраля 2019
0 голосов
1 ответ

Я программирую плату Xilinx Basys 3 в поведенческом VHDL.Я освещаю отдельные сегменты 4х...

Drew P / 07 февраля 2019
0 голосов
2 ответов

Я пытаюсь создать фазовый аккумулятор, используя VHDL, который имеет следующие характеристики:...

Paul James / 05 февраля 2019
0 голосов
3 ответов

Я хочу реализовать протокол с открытым коллектором.Когда я пытаюсь установить для порта типа inout...

Reflection / 04 февраля 2019
0 голосов
1 ответ

Я получаю 3 одинаковые ошибки после компиляции этого кода - ** Ошибка: C: /Modeltech_pe_edu_10

Moon Sun / 03 февраля 2019
0 голосов
2 ответов

Я подключил АЦП к FPGA на плате Zynq.Так что теперь у меня есть цифровые данные в FPGA.И я хочу...

anubhav / 02 февраля 2019
0 голосов
1 ответ

Мой VHDL-код работает не так, как я ожидал. Что я хочу: у меня 32-битный поток входных данных и...

Ezk13 / 01 февраля 2019
0 голосов
0 ответов

У меня есть отдельные испытательные стенды для каждого из подмодулей моего проекта.Там тоже есть...

rubana / 30 января 2019
0 голосов
0 ответов

Моя плата разработки предлагает десять коммутаторов, к которым я могу получить доступ через порт SW...

cab13140 / 30 января 2019
0 голосов
2 ответов

Предположим, я определил запись с полями std_ulogic_vector для представления большего...

Bob Sacameno / 27 января 2019
0 голосов
1 ответ

У меня есть небольшое задание, которое состоит из считывания яркости с датчика (GND, VCC, sig). Как...

Agazor / 25 января 2019
0 голосов
1 ответ

как мы можем найти глубину (уровень) схемы, содержащей (и, или не являющейся вентилем) с 2 входами...

kiavash kazerani / 24 января 2019
0 голосов
0 ответов

У меня есть этот код, который считает тактовые циклы между двумя асинхронными (и случайными)...

Suparman Sy / 23 января 2019
0 голосов
1 ответ

Vivado Simulation не может поддерживать неограниченные типы, имеющие подписанный компонент. т.е....

dyslexicgruffalo / 20 января 2019
0 голосов
0 ответов

Полагаю, пришло время для меня.Поэтому для школы я пишу этот элемент управления VHDL и продолжаю...

Elias B. / 20 января 2019
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...