Я пытаюсь синтезировать код verilog, который я часто использовал для циклов. Тем не менее, я...

Я хотел бы написать verilog, который можно синтезировать с использованием yosys (предпочтительно)...

Я работаю над простым модулем синхронизации видеосигнала в Verilog, как учебный проект. Из...

Когда я синтезирую свой verilog-код с использованием YOSYS, сгенерированный список соединений...

Если (асинхронный сброс и запись_ru) имеют значение true на тех же часах, а затем на следующих...

Я думаю, что у меня такая же проблема, как в Инструкция Yosys "sat -dump_cnf" . Я пытаюсь...

Я новичок в Yosys и синтезе, но я хочу добиться того, чтобы получить число вентилей и транзисторов...

Мне интересно, можно ли использовать Yosys для упрощения логических уравнений. Например: module top...

Как я могу добавить переключаемое подтягивание к выводу Tri-State? В icestudio есть блоки...

Я хочу синтезировать дизайн vhdl для стандартных библиотек ячеек ASIC, чтобы найти требования к...

[Yosys 0.8] Мой коллега бросил Yosys какой-то случайный код verilog, чтобы посмотреть, как он...

У меня есть файл verilog, который я хочу преобразовать в AIG (и граф инвертора), и я попытался с...

Я пытаюсь использовать Yosys для создания файла edif, который затем использую в сценариях Vivado...

Почему следующий код умножения verilog не умножается? Кроме того, для отладки кода мне нужен доступ...

Я работаю над (на первый взгляд) простым проектом в качестве учебного упражнения: подключение...

Я пытаюсь присвоить начальное значение FF при сбросе.Начальное значение является входом в схему.В...

Я пытался использовать yosys исключительно для визуализации в сочетании с https://github

Я работаю над анализом структуры списка соединений уровня шлюза.Я хочу извлечь две информации из...

Не знаю, соответствует ли он стандарту Verilog-2005, но мне удалось скомпилировать следующий код с...

Я новичок в Yosys и пытаюсь использовать YosysJS для генерации описания json входного файла verilog