Hej, Я хотел бы получить сигнал HDMI из моего Spartan 7 (FPGA). Разрешение: 640 x 480 @ 60 Гц с 25...

Я понимаю, что в процессе инструкции выполняются последовательно и что значение сигнала не...

Я пытаюсь написать этот код в общем виде. Есть ли способ заменить числа общими выражениями. (1,2,3.

Я пытаюсь проверить условие вывода (которое может быть установлено позже в коде), но не похоже, что...

У меня есть вектор, который имеет настраиваемый размер, например signal a_vector :...

Мой VHDL-код - постоянно получаю сообщение об ошибке (Формальный порт 'clk, reset, en, op_a' ОТКРЫТ...

Я новичок в VHDL, пытаюсь написать код, который рассчитывает от 0000 до 0099 на моей плате...

Я пытаюсь создать конвертер RGB в YUV в VHDL. Y = 0.299 x R + 0.587 x G + 0.114 x B U = -0.147 x R...

В моем приложении есть входящий синусоидальный сигнал, и мне нужно найти его частоту и амплитуду с...

Я проектирую систему, в которой одновременно работают два отдельных счетчика, которые выводят...

У меня только одно сомнение по поводу следующей программы: process(clk) variable cuenta : integer...

Многие из моих VHDL-конструкций основаны на циклах for for ___ generate, где я использую generate...

Я совершенно новичок в VHDL и пытаюсь устранить ошибки, но не могу преодолеть эту ошибку...

Я создал каждый модуль и тестовый стенд. каждый делает именно то, что должен в симуляторе. но когда...

Я работаю на своем торговом автомате и хочу отправить сумму изменения или выбранный товар на...

Я работаю над внедрением компонента-счетчика на моем торговом автомате, где пользователь может...

Так что мне нужно сделать задание, в котором я должен написать счетчик, который имеет режим upcount...

Вместо того чтобы строить счетчики следующим образом - signal my_counter : unsigned(3 downto 0) :=...

Я смотрю на пример универсального пакета на игровой площадке eda (https://www.edaplayground

Я хотел бы знать, как константа реализована в FPGA. Если я объявлю: constant my_constant :...

У меня есть описание VHDL для моста, и двунаправленному сигналу "mem_data_port0" не присваивается...

Вот моя часть кода. signal blinked : std_logic := '0'; ... ... lower_freq: process(SMCLK,...

Я попытался найти нечеткое выравнивание гистограммы. В следующей программе у меня проблема с тем,...

Итак, у меня есть проект, который я делаю 4-битный ведический множитель с использованием VHDL. Я...

Я пытаюсь создать 4-битный сумматор с переносом и выводом, но у меня возникают проблемы с...