По сути, эта проблема связана с отображением IO верхнего уровня verilog или vhdl на неиспользуемые...
Я сделал передатчик I2S для генерации «звука» из моей FPGA. Следующий шаг, который я хотел бы...
Я сделал топовую сущность, которая содержит некоторые другие компоненты, которые должны быть...
код показа мультиплексора 8x1 с использованием 2x1 и 4x1. я пытаюсь этот код поставить, это...
У меня проблема с приращением цикла в архитектуре, как я сказал нет в коде тестового стенда. Я...
Я бы поклялся, что в vivado есть ошибка, заключающаяся в том, что он никогда не обновляет...
В моем VHDL у меня есть интерфейс верхнего уровня подчиненного устройства APB и мастер-порт AXI,...
Я первый студент, который недавно начал vhdl.В настоящее время он работает на плате FPGA.Я бы хотел...
С помощью GtkWave я могу просто открыть файл формы сигнала vcd из командной строки следующим...
Мой код не будет имитировать вывод при запуске файла VWF. Я пытался изменить код несколько раз, и я...
Сжатие DXT1 предназначено для быстрой распаковки на оборудовании, где оно используется в сэмплерах...
Я довольно новичок в VHDL, и я запускаю некоторые фрагменты кода, который мне дали, чтобы...
У меня проблема с синхронизацией моего кода. Сначала я попытался поместить все свои функции в один...
Я написал несколько RTL vivado, а затем добавил некоторые атрибуты vhdl к портам сущности, чтобы...
В VHDL возможно ли включить тип файла из пакета textio в качестве элемента структуры записи? Я хочу...
Я написал код для моего интерфейса I2S. этот интерфейс имеет функцию PISO (параллельный вход и...
Я ожидаю, что следующий код просто сгенерирует два элемента И, но ворота процедуры получат защелку...
Я устанавливаю adv7513 на стартовый комплект altera GX. Данные, которые я прочитал из регистров...
Я пытаюсь очистить свой VHDL-код. У меня есть сигнал, который НЕ CLK. Могу ли я написать монитор...
У меня Lattice iCE40 HX8K FPGA в 256 BGA корпусах.Я хочу использовать один из доступных модулей PLL...
введите код здесь. Я разрабатываю 8-битный детектор без знака простого числа в VHDL, синтезируемый,...
Я новичок в VHDL и пытаюсь сделать простое приложение со светодиодной матрицей (8x8).Моя цель -...
Я импортировал свой код VHDL в определенный пользователем блочный дизайн и экспортировал свои...
Я использую Xilinx в Windows 10 и пытаюсь смоделировать testbench, но не могу этого сделать
Я пытаюсь ознакомиться с Cyclone V FPGA, у меня есть Cyclone V GT Dev Kit.Комплект разработчика...