Я хочу синтезировать дизайн vhdl для стандартных библиотек ячеек ASIC, чтобы найти требования к...

Когда я запускаю этот код, появляются две ошибки: «Фактический тип параметра в карте портов не...

Я пытаюсь записать результат моделирования VHDL в текстовый файл. Я могу записать некоторые данные....

Я использую VHDL для создания простого кода, который может добавить несколько векторов.Например,...

У меня есть несколько аппаратных IP-адресов, которые мне нужно синтезировать. И IP содержит...

В Verilog я могу проверить, существует ли файл, открыв его, а затем проверив, равен ли дескриптор...

Я разрабатываю тестовый стенд, и мне нужно создать случайную последовательность битов для одного из...

Я потерял компакт-диск комплекта для разработки ML510 и ML507, включая все документы и примеры кода

Я установил связь между клавиатурой USB HID и Nexys 4 ddr. Мне удалось вывести буквы, которые я...

Я пишу игру с VHDL для школьного проекта, мне нужно написать модуль для определить горизонтальное и...

Мне просто нужно знать, как переводить постоянные значения из Verilog в VHDL. Интересно, смогу ли я...

В настоящее время я создаю простой процессор в коде VHDL, который включает в себя: 10 16-битных...

возле "лестницы": (vcom-1576) ожидая IS. возле "лестницы": (vcom-1576) ожидая IS. возле "лестницы":...

Я бы хотел, чтобы префикс файлов, читаемых из VHDL testbench, с именем файла testbench программно....

Я хочу создать тестовый стимул для моего модуля I2S demux.Стимул содержит значения из измерения АЦП

Я собираюсь использовать случайные числа, чтобы выбрать сигнал, но не могу присвоить номер имени...

Форма ручки зафиксирована слева от сегмента, а точечный сегмент должен отображаться отдельно в...

Я хочу использовать монитор HDMI с платой cyclone V GX, но я не получаю подтверждение от adv7513 на...

Моя цель - создать дорожку переключателя для управления position_track и color_track для player1...

У меня есть компонент для чтения полутонового изображения из текстового файла (значения пикселей) и...

В verilog я могу передать имя тестового примера в симуляцию, используя стандартный флаг симулятора...

У меня есть signal dataIn : std_logic_vector ( 15 downto 0); Я хочу дать вход менее 16 бит,...

У меня есть базовый дизайн декодера Морзе, реализованный в VHDL.Он отлично работает на плате FPGA,...

Я использую операторы в коде, и они синтезируемы (он работает на cyclonII - EP2C20F484C7 просто...

Пример: +0,6345482635429 Я хочу выбрать цифры от (10 ^ -6) до (10 ^ -9), как в select (263), и...