У меня в тестовом стенде запущен процесс always, который вызывает $urandom_range() Можно ли...
В настоящее время я работаю над проектом класса для создания торгового автомата FSM с...
Этот вопрос может быть применим ко всем / большинству объектно-ориентированных языков...
Учитывая следующее объявление модуля: module ( myinterface.mymodport mybus, ... ); И предполагая,...
Я понял, что комплимент 2 в одном утверждении verilog (как видно из '' ниже) дает неправильный...
Я получаю ошибку при создании экземпляра функции exp в модуле активации.Я не могу понять ошибку в...
Я хочу расширить каждый бит n раз.Например, // n = 2 5'b10101 -> 10'b1100110011 // n =...
Я пытаюсь попрактиковаться в SystemVerilog и пытаюсь реализовать ALU (Арифметическая логическая...
Следующий исходный код verilog и / или testbench прекрасно работают на коммерческих симуляторах,...
В моем случае, если значение бита равно «1», тогда мое ограничение будет иметь больший вес для «1»,...
Вот код. module temp(); bit a; bit w_inter_nonblocking, x_inter_blocking, y_intra_blocking,...
Сигнал driver_a переназначается в блоке Always обратно на 0, но почему блок Always не активируется...
Почему следующий код умножения verilog не умножается? Кроме того, для отладки кода мне нужен доступ...
Если у меня есть следующий код Verilog: //test.v `ifdef V1 {code block 1} `else {code block 2}...
В UVM я хочу ограничить массив так, чтобы я мог зафиксировать число единиц в массиве до 3, я...
Правильна ли эта логика в отношении рекомендаций системы Verilog? always_ff (posedge CLK) begin If...
У меня есть следующие структуры: typedef struct packed { logic vld; logic [`ADDR_RNG] addr; logic...
Я борюсь с ошибкой «Диапазон должен быть постоянным», когда я думаю, что это так! Операция, которую...
Код Verilog, показывающий это предупреждение: encoder.v в строке ($ readmemb ("I: \ my_data_x.txt",...
ли буквальное замедление состояний перечисления для конечного автомата, гарантирует ли то же самое...
Я пытаюсь создать битовый файл для аппаратного дизайна, который включает в себя HDL и IP-ядра...
Я пытаюсь вызвать задачи, определенные в файле интерфейса, из файла testbench.задача определена как...
Я отослал «наиболее часто встречающийся элемент в массиве в C-коде» к решению с помощью verilog, но...
Вот фрагмент кода: Я пытаюсь загрузить текстовый файл (256 строк с 32 двоичными значениями) в...
Я хочу реализовать свой проект risc-v с одним циклом на fpga. после моделирования моего кода все...