Я новичок в PCI Express и работаю над проектом по тестированию интерфейсов несущей платы с...

Я новичок в Verilog и только что получил TinyFGPA Bx. Я запустил некоторый пример кода и поэтому...

Я хотел бы запустить IP Altera Cyclone IV с OpenOCD. Независимо от того, какой файл мне нужен от...

Я пытаюсь создать конвертер RGB в YUV в VHDL. Y = 0.299 x R + 0.587 x G + 0.114 x B U = -0.147 x R...

Параллельное выполнение ядер для измерения времени выполнения Я новичок в OpenCL. Я хочу измерить...

У меня только одно сомнение по поводу следующей программы: process(clk) variable cuenta : integer...

Я создал каждый модуль и тестовый стенд. каждый делает именно то, что должен в симуляторе. но когда...

Я хочу сделать свертку в моей FPGA. У меня есть массив, в котором хранится изображение, которое...

Я новичок в ПЛИС, и недавно я попробовал очень простую программу с плавным светом, которая хорошо...

У меня есть описание VHDL для моста, и двунаправленному сигналу "mem_data_port0" не присваивается...

Я попытался найти нечеткое выравнивание гистограммы. В следующей программе у меня проблема с тем,...

Насколько я понимаю, квантовый эмулятор и квантовый отжиг используются для моделирования квантовых...

У меня есть много проектов FPGA и некоторые общие компоненты, которыми они поделились. Я ищу способ...

мы проектируем систему обработки видео на основе FPGA на Zynq ultrascale +. вся обработка видео...

Я пытаюсь создать FSM в VHDL. Однако инструмент синтеза, который я использую (Vivado), не будет...

Я написал простой процесс VHDL с синхронизацией по времени, содержащий две переменные: целое число,...

Я пытаюсь определить, имеет ли двоичное число степень двойки (другими словами, является ли оно...

У меня есть вопрос о планировании рабочей группы на нескольких CU в Intel FPGA. Как рабочие группы...

Я использую arty-7 (Digilent) FPGA, я просто хочу знать, что я делаю 5-битный счетчик, но я хочу,...

Я пытаюсь записать некоторые данные в двухпортовый BRAM и прочитать их из PL.Я создал настроенную...

Я пытаюсь, чтобы один из выводов на моем JB-заголовке Pmod был входом, а другой - выходом.Однако я...

Я пытаюсь записать целое число (1114129) из моего HPS на Cyclone V Altera FPGA из окна PUTTY в...

Все говорят, что вы не должны смешивать блокирующие и неблокирующие назначения в Verilog, но что...

Я пытаюсь сделать 2: 1 (8-битную ширину) мультиплексора в VHDL.Вот что у меня есть: library IEEE;...

Я пытаюсь подключить выходной целочисленный порт модуля VHDL к сигналу.И этот сигнал подключит...