Войти
Запомнить
Регистрация
PullRequest
Лента
Топ
Теги
Новая
Новая
Вопросы с тегом verilog
0
голосов
1
ответ
«Цель одновременного назначения или соединения с выходным портом должна быть типа net»
Xlite
/
07 февраля 2020
verilog
лвп
0
голосов
1
ответ
Считать значение неблокирующего обновления в текущее время моделирования
Job
/
06 февраля 2020
verilog
0
голосов
1
ответ
Verilog, как сделать то же самое ниже, если я получил параметр?
Lai Hoi Xi
/
06 февраля 2020
verilog
система-verilog
0
голосов
0
ответов
Переменная SystemVerilog automati c в потоках
Davit Khachaturyan
/
05 февраля 2020
verilog
система-verilog
проверка
аси-c
0
голосов
1
ответ
Как реализовать 4-битный сумматор / вычитатель в verilog
Lilith X
/
04 февраля 2020
логи-c
verilog
система-verilog
0
голосов
1
ответ
Как понять блокирующие и неблокирующие операторы в verilog?
Prasanna Shanbhogue
/
01 февраля 2020
verilog
система-verilog
лвп
электроника
сбис
0
голосов
1
ответ
Круговой буфер: выбор диапазона индексов, включающих точку обтекания
Mas
/
31 января 2020
verilog
система-verilog
круговой-буфер
0
голосов
1
ответ
соответствующее выражение между Verilog и VHDL
user250756
/
31 января 2020
vhdl
verilog
fpga
0
голосов
1
ответ
Verilog декодер при вводе 'X'
zeke
/
30 января 2020
логи-c
verilog
декодер
цифровой
0
голосов
1
ответ
проверка последовательности событий с нулевой задержкой
AldoT
/
29 января 2020
verilog
система-verilog
система-verilog-утверждений
0
голосов
1
ответ
Verilog - присвоение значения reg дважды в одном блоке всегда
franklin-r
/
28 января 2020
verilog
счетчик
0
голосов
1
ответ
Имеет ли значение порядок аргументов индекса при инициализации памяти с помощью readmemb
J.Doe
/
26 января 2020
verilog
0
голосов
1
ответ
Задача умножения с плавающей точкой в Verilog
mohammad.z
/
25 января 2020
архитектура-с-плавающей-точкой
verilog
умножение
лвп
1
голос
2
ответов
чтение n байтов из двоичного файла до конца файла в verilog
KTG
/
24 января 2020
файл
и.о.
verilog
0
голосов
2
ответов
Как мне сгенерировать параметры, зависящие от предыдущих параметров в systemverilog
Topa
/
22 января 2020
verilog
система-verilog
verilator
0
голосов
1
ответ
максимальное количество портов в модуле Verilog или объекте VHDL
mnabil
/
21 января 2020
vhdl
verilog
лвп
1
голос
1
ответ
Verilog назначить проверку результата оператора
TJ178
/
20 января 2020
verilog
система-verilog
правопреемник
0
голосов
2
ответов
Параметры модуля Verilog в отдельном конфигурационном файле?
Blindleistung
/
17 января 2020
параметры
конфигурация
verilog
0
голосов
1
ответ
Релаксация Гаусса-Зейделя в SV
bardo
/
17 января 2020
verilog
система-verilog
0
голосов
2
ответов
Вывод вызова функции в verilog не понятен. Пожалуйста, помогите мне понять вывод
Anjali_287
/
15 января 2020
verilog
0
голосов
1
ответ
Verilog: оператор Always, триггер на положительном фронте для 3-битной переменной
Mk59
/
14 января 2020
verilog
0
голосов
1
ответ
Vivado Ошибка с именем: [Synth 8-6859] с несколькими приводами net на выводе
zaki
/
11 января 2020
verilog
триггер
регистр-передачи-на-уровне
0
голосов
1
ответ
Проблемы с захватом падающего фронта
user3309525
/
11 января 2020
verilog
0
голосов
1
ответ
verilog syn c проблема со счетчиком
Gal Magen
/
09 января 2020
verilog
0
голосов
1
ответ
Verilog - маскирование с использованием 1-битного ввода
Guy
/
07 января 2020
verilog
Страница:
« сюда
1
...
4
5
6
7
8
9
10
11
12
13
14
...
48
туда »
Добро пожаловать на сайт PullRequest, где вы можете задавать вопросы и получать ответы от других членов сообщества.
...