Я пытаюсь использовать компонент памяти DDR3 на моей плате Arty (https://reference.digilentinc
После удаления сброса из чипа Rocket я бы ожидал, что он начнет читать инструкции из памяти, но это...
Я написал тестовый стенд для моего параметризованного проекта, в котором мне нужно рандомизировать...
Мне нужно получить длину текстового файла в Vivado во время симуляции. Я попробовал приведенный...
Я хочу иметь два комбинационных процесса, управляющих одним сигналом в проводном или в стиле....
Я успешно использовал графический интерфейс Vivado для синтеза дизайна и программирования ПЛИС.Я...
Я получаю предупреждение о том, что [Synth 8-3332] Последовательный элемент (\ i_data_1_vect_1_reg...
Я использую AXI IIC BUS IP Core на vivado. Даже если я записываю соответствующие данные в регистр,...
Я пытаюсь построить проект https://github.com/olajep/parallella-fpga/tree/2016.11.после того, как я...
Я пытаюсь клонировать и заставить этот проект использовать в Vivado: https://github
Я новичок на доске Zynq.Я пытаюсь работать с XADC zynq-xc7z020 и хочу увидеть его качество для...
Когда я пытался запустить проект ADI https://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511 в...
Я работаю с zedboard и vivado v2017.3.Я пытаюсь отправить данные, хранящиеся в регистре (slv_reg0 в...
Извините заранее, потому что я новичок в Vivado HLS. В моем следующем коде я хочу синтезировать его...
В SystemVerilog LRM есть несколько примеров, показывающих, как передавать структуры в SystemVerilog...
Я работаю с Zedboard и vivado v2017.3.У меня есть собственный IP в PL-части zynq, который...
У меня проблема с синтезом моей программы VHDL (конечный автомат);ошибка: [Synth 8-97] индекс...
Я хочу определить тип записи следующим образом: package my_package is type natural_array is array...
Извините, это может быть очень простой вопрос.Но я не мог найти никакого решения на линии и вне ее
Мне было интересно, как я могу написать свой код C (всего один .c с парой разных функций) в две...
Я пытаюсь проверить мой VHDL-код, например: entity fulladder4bit is port( a,b,cin: in std_logic; s...
library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity ripplecarry4bit is port( a,b: in std_logic_vector...
Я пытаюсь запрограммировать мою цифровую ПЛИС через командную строку vivado. После открытия...
Я пытаюсь запустить программу, которая должна имитировать MIPS, и у меня возникают проблемы с...