У меня есть сборка structural j-k flip flop. Я не могу установить начальное значение Q(output)....
Может кто-нибудь найти ошибку в этом коде: - module jkff(j,k,qin1,clk,qout,qin2,qbar); input j,k...
Я новичок в моделяхim и Verilog. Я разработал DFF (модуль D-триггера) и испытательный стенд для его...
У меня есть модуль, который мне нужно сделать синхронным module faults ( input cn, chan, output reg...
У меня есть входной сигнал ШИМ с произвольной частотой и рабочим циклом, и я должен ограничить...
В настоящее время я работаю над проектом класса для создания торгового автомата FSM с...
Может ли 8-битный ЦП читать память менее чем за 3 такта? Я знаю, что 6502 работает с асинхронной...
Я пытаюсь реализовать сигнал data_valid в одном из моих модулей.До сих пор я думал о решении с...
Я пытался делать упражнения из Nand2Tetris в Verilog. Я начал со всех более простых гейтов,...
Я пишу модуль verilog для моего класса CompSci, и этот модуль специально является модулем памяти...
Прежде всего я хочу сказать, что я выполняю симуляцию в ADS (Advanced Design System 2017) через...
В следующем коде мое состояние должно было измениться с 2 на 3, когда счетчик больше 4, но в моем...
Взгляните на следующий арбитр.v код: Кто-то сказал мне подумать о том, что rr_arbiter - это...
У меня сбивающая с толку ошибка Verilog, которая возникает, когда я пытаюсь создать 5-битный MUX...
Ранее я использовал стандартную библиотеку ячеек TSMC 180nm, и вот ее структура каталогов: В...
Я недавно использую Verilog, поэтому я даже не уверен, правильно ли я использую синтаксис.Мне нужно...
Я делаю вводный проект Verilog для класса.В моем коде я использую несколько датчиков (Sensor_1,...
В настоящее время я занимаюсь разработкой части RS-232 / UART моего процессора и решил разработать...
У меня есть следующий код C: typedef struct label { uint16_t first; uint8_t second; } label; label...
Я реализовал действительные / готовые сигналы рукопожатия в Verilog.Я просто хотел знать,...
Я изучаю дизайн процессора и основы Verilog HDL.У меня есть процессор, работающий в tkgate на...
Я пытаюсь присвоить ADDR для pcOut, но ADDR отображается как xxxxxxxx в GTKWave. Вот мой код:...
Возможно ли иметь два флопа / любые другие экземпляры имеют одинаковое имя в списке соединений?...
Я студент и учусь verilog.Мне нужно было создать симуляторы D-защелки.Мой код и testbench отлично...