У меня проблема с дизайном счетчика. Я пытаюсь реализовать MIPS с одним циклом с Verilog, поэтому я...

Я пишу 4-битный полный сумматор с verilog в Active-hdl. Я думаю, что мой код и тестовый стенд верны...

Я немного новичок в verilog, и у меня есть вопрос, который сбивает меня с толку.У меня есть ряд...

У нас есть конструктор, который назначил временный результат переменной в комбинационном блоке...

Есть ли проблемы с использованием версии зашифрованных файлов Quartus, специфичной для Quartus 14.1...

Например, у меня есть 8 независимых 8-к-1 мультиплексору. Они имеют одинаковые входные источники,...

Я пытаюсь написать и протестировать простой 16-разрядный чип RAM8 в Verilog с использованием Icarus...

Этот код используется для включения светодиода, если переключатель включен.Это верхний модуль....

Я пишу программу.есть двоичное плавающее число, подобное этому формату: XX.XXX.например, двоичное...

Я новичок в системе Verilog и у меня возникли проблемы с поиском любого источника, так что Когда я...

Я хочу обучить робота в окружающей среде с множеством препятствий.Чтобы сохранить обученные данные...

Попытка реализовать макросы в простом коде. define MEM_SIZE 1024 module hello_world; initial begin...

Мне нужно добавить синтезируемую задержку в моем коде, чтобы получить вывод.Мой код - module...

Здравствуйте, хотите узнать, как ассоциативные массивы передаются в качестве возвращаемых значений...

Мне нужно создать два vcd-файла.Тот, который начинается в нулевое время и заканчивается при...

Редактировать: Только по скриншотам (http://prntscr.com/lv3uqw http://prntscr.com/lv3yhf) и моему...

Как написать код myhdl для реализации Unary XOR в verilog reg [63:0] large_bus; wire xor_value;...

Я работаю над программой для моей платы FPGA в Verilog, и у меня есть две проблемы, которые я не...

Я хочу создать сдвиговый регистр, используя d-триггер в качестве основного структурного элемента

Я проектирую модуль с плавающей запятой в SystemVerilog, который принимает два 32-разрядных ввода в...

Я хочу использовать разные ограничения для din1 и din2.Например, он выполнит din1<10 и...

Я пытаюсь смоделировать в Modelsim мой код на Verilog.Когда я имитирую его, он показывает мне X...

Я пытаюсь создать кольцевую топологию для многоскоростной шины данных.Я не понимаю, как получить...

У меня были проблемы с простым вычислением этого простого кода. module diode(switch,led); output...

Я ищу оператор (например, задачу / функцию), у которого есть возможность непрерывно назначать вывод...